特許

J-GLOBAL ID：200903018952538910

フレーム同期回路

発明者： 高橋 勉
出願人/特許権者： 株式会社日立国際電気
代理人 (1件)： 秋本 正実
公報種別：公開公報
出願番号（国際出願番号）：特願2000-212006
公開番号（公開出願番号）：特開2002-026886
出願日： 2000年07月07日
公開日（公表日）： 2002年01月25日
要約：

【要約】【課題】 無線伝送信号としての各フレーム上の同一位置に挿入されている同期ワードにもとづき、フレーム同期を早期に確立すること。【解決手段】 受信無線伝送信号は1フレーム分、複素数相関信号としてメモリ部1cに記憶され、この複素数相関信号からは最大複素数相関信号が記憶されているアドレスがピークアドレスとして検出部1dで検出保持された上、分周部1gからのアドレス信号と比較部1eで比較されているが、アドレスが一致したことを示す最初のアドレス一致信号により生成部1hが強制的にリセットされることで、フレームパルスのその後のアドレス一致信号への強制位相合せが行われるようにしたものである。

請求項（抜粋）：

無線伝送信号としての各フレーム上の同一位置に挿入されている同期ワードにもとづき、フレーム同期を取るためのフレーム同期回路であって、少なくとも位相比較機能および電圧制御発振機能を含むPLL部と、該PLL部から出力される発振周波数信号を分周の上、回路内動作クロックおよびアドレス信号を作成する分周部と、該分周部からの動作クロックを分周の上、フレーム周期のフレームパルスを上記位相比較機能への1入力として作成するフレームパルス生成部と、初期状態、またはフレーム同期外れ状態で、上記アドレス信号にもとづき、受信された無線伝送信号を1フレーム分、複素数相関信号としてシンボル速度の2倍以上の速度で記憶する記憶部と、該記憶部上の複素数相関信号から最大複素数相関信号を検索の上、該最大複素数相関信号が記憶されているアドレスをピークアドレスとして検出保持するピークアドレス検出部と、該ピークアドレス検出部からのピークアドレスと上記アドレス信号とを比較の上、最初のアドレス一致信号により上記フレームパルス生成部をリセットする一方、最初以外のアドレス一致信号を上記位相比較機能に他入力として与えるアドレス比較部とを少なくとも含む構成のフレーム同期回路。

IPC (4件)：

H04L 7/08 ,  H04L 7/00 ,  H04L 27/38 ,  H04L 27/22

FI (4件)：

H04L 7/08 C ,  H04L 7/00 F ,  H04L 27/00 G ,  H04L 27/22 C

Fターム (22件)：

5K004AA05 ,  5K004AA08 ,  5K004FB01 ,  5K004FH08 ,  5K004JB01 ,  5K004JH05 ,  5K047AA02 ,  5K047AA11 ,  5K047BB01 ,  5K047EE02 ,  5K047EE04 ,  5K047GG11 ,  5K047GG16 ,  5K047HH01 ,  5K047HH15 ,  5K047HH43 ,  5K047MM45 ,  5K047MM46 ,  5K047MM50 ,  5K047MM55 ,  5K047MM62 ,  5K047MM63