高誘電率ゲート絶縁層の形成方法

発明者： , , ,
出願人/特許権者：
代理人 (5件)：三枝英二 , 舘泰光 , 眞下晋一 , 松本公雄 , 立花顕治
公報種別：公表公報
出願番号（国際出願番号）：特願2002-565356
公開番号（公開出願番号）：特表2004-529489
出願日： 2002年02月12日
公開日（公表日）： 2004年09月24日
要約：

電極層を高誘電率(「high-k」)材料上に形成する方法を提供する。例示の実施の形態では、酸化ジルコニウムなどの高誘電率ゲート絶縁層をまず形成し(70)、次いで後続のシリコン含有ゲート電極の成膜(79)中に還元されないように保護する。具体的には、シード成膜フェーズ(74)は、ゲート絶縁層の水素による還元が最低限になるように選択された条件を含み、それは低い水素含有量、低温および/または低い分圧のシリコン原料ガスを含む。好ましくは、成膜速度がより速くなるように条件を変更し(76)、バルクフェーズ(78)で成膜を続ける。しかし、上記のパラメータを制御することによって、水素の拡散をさらに最低限に抑えることが望ましい。ある実施の形態では、水素キャリヤガスを省略して、高誘電率絶縁層の還元を最低限に抑えている。別の実施の形態では、ジシランやトリシランなどのより高配位のシランが、与えられた成膜速度において水素含有量を減少させるのに役立つ。

請求項（抜粋）：

トランジスタのゲートスタックの形成方法であって、高誘電率材料を半導体基板上に形成するステップと、選択されたシードフェーズ条件下で、前記高誘電率材料上にシリコン含有シード層を成膜することにより、前記高誘電率材料の水素による還元を最低限に抑えるようにするステップと、前記選択されたシードフェーズ条件とは異なるバルクフェーズ条件下で、前記シード層上にシリコン含有バルク層を成膜することにより、前記シードフェーズ条件よりも高速の成膜速度を得るようにするステップとを含むことを特徴とするゲートスタックの形成方法。

IPC (9件)：

H01L29/78 , C23C16/24 , H01L21/28 , H01L21/285 , H01L21/8242 , H01L27/108 , H01L29/423 , H01L29/49 , H01L29/786

FI (8件)：

H01L29/78 301G , C23C16/24 , H01L21/28 301A , H01L21/285 C , H01L29/58 G , H01L27/10 651 , H01L29/78 617J , H01L29/78 617L

Fターム (70件)：

4K030AA05 , 4K030AA06 , 4K030AA16 , 4K030AA18 , 4K030BA09 , 4K030BA29 , 4K030CA04 , 4K030CA12 , 4K030JA01 , 4K030JA09 , 4K030JA10 , 4K030JA12 , 4K030LA15 , 4M104AA01 , 4M104AA09 , 4M104BB01 , 4M104BB36 , 4M104CC05 , 4M104DD44 , 4M104DD45 , 4M104EE03 , 4M104EE16 , 4M104FF13 , 4M104GG09 , 4M104GG16 , 4M104GG19 , 4M104HH16 , 4M104HH20 , 5F083AD11 , 5F083JA02 , 5F083JA06 , 5F083JA14 , 5F083JA17 , 5F083JA32 , 5F083PR21 , 5F110AA26 , 5F110AA30 , 5F110CC01 , 5F110DD05 , 5F110EE08 , 5F110EE09 , 5F110EE14 , 5F110EE31 , 5F110FF01 , 5F110FF36 , 5F110GG02 , 5F110GG12 , 5F110GG42 , 5F110GG43 , 5F110GG44 , 5F110GG57 , 5F140AA14 , 5F140BA01 , 5F140BB01 , 5F140BB16 , 5F140BD01 , 5F140BD05 , 5F140BD11 , 5F140BD12 , 5F140BD13 , 5F140BE02 , 5F140BE09 , 5F140BE10 , 5F140BE13 , 5F140BF01 , 5F140BF04 , 5F140BF32 , 5F140BG08 , 5F140BG24 , 5F140BG28

引用特許：

審査官引用 (5件)

半導体装置の製造方法
公報種別：公開公報出願番号：特願平11-182684 出願人：ソニー株式会社
半導体装置
公報種別：公開公報出願番号：特願平5-274674 出願人：大見忠弘
双電圧MOS型トランジスタの製造方法
公報種別：公開公報出願番号：特願平10-146832 出願人：聯誠積體電路股ふん有限公司

全件表示

前のページに戻る