不揮発性メモリ・セル、アレー装置、製造方法、及びそのメモリ回路

発明者： , , ,
出願人/特許権者：
代理人 (1件)：瀧野秀雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-050002
公開番号（公開出願番号）：特開平6-283721
出願日： 1992年03月06日
公開日（公表日）： 1994年10月07日
要約：

【要約】【目的】コンタクトレス・フラッシュEPROMセル、アレー装置、及びコンタクトレス・フラッシュEPROMセルの製作方法を提供するものである。【構成】延在した第1と第2ののドレイン拡散領域、及びソース拡散領域を、本質上平行な直線に沿って半導体基板に形成する。フイールド酸化物領域を、第1及び第2ドレイン拡散領域の反対側に生成する。フローティング・ゲート及びコントロール・ゲート・ワード線(WL0 乃至WLN )を、ドレイン-ソース-ドレイン構造に直行して形成し、そして共有されたソース領域を有する蓄積セルの2つの列(13、15及び14、16)を設定する。共用されるソース領域を、底部ブロック・セレクト・トランジスタ(25)によって仮想グランド・ターミナルに結合する。各々のドレイン拡散領域を、上部ブロック・セレクト・トランジスタ(19、21)によってグローバル・ビット線(17、18)に結合するものである。

請求項（抜粋）：

第1導電型の半導体基板と、該半導体基板に第1方向に延在する第2導電型のコンタクトレス・ドレイン拡散領域と、該半導体基板に第1方向に延在し、ソース及びドレイン拡散領域の間にチャネル領域を形成すべく該ドレイン拡散領域から離間した位置に傾斜状のチャネル接合を与えるドーパントの分布を有する第2導電型のコンタクトレス・ソース拡散領域と、前記チャネル領域、ソース及びドレイン拡散領域の形成された該半導体基板の主表面に形成された第1の絶縁層と、該チャネル領域に形成された第1の絶縁層を覆っている多数のフローティング・ゲート電極と、前記多数のフローティング・ゲート電極の主表面に形成された第2の絶縁層と、そしてそれぞれのフローティング・ゲート電極を上部の第2の絶縁層を覆う、前記ソース及びドレイン拡散領域を横切る第2方向に延在する多数のコントロール・ゲート電極とからなるなることを特徴とするフローティング・ゲート・トランジスタ・アレー。

IPC (6件)：

H01L 29/788 , H01L 29/792 , G11C 16/02 , G11C 16/04 , G11C 16/06 , H01L 27/115

FI (4件)：

H01L 29/78 371 , G11C 17/00 307 D , G11C 17/00 530 B , H01L 27/10 434

引用特許：

審査官引用 (14件)

特開平2-119179
特開平3-103067
特開昭61-059460

全件表示

前のページに戻る