特許

J-GLOBAL ID：200903019038966993

相補型スイッチ回路

発明者： 丸野 元志
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-074764
公開番号（公開出願番号）：特開2002-280558
出願日： 2001年03月15日
公開日（公表日）： 2002年09月27日
要約：

【要約】【課題】 n型とp型のトランジスタからなる相補型スイッチにおいて、回路面積を増大させることなく、出力電位の変動を相殺する。【解決手段】 n型とp型トランジスタ11、12を並列接続し、且つ各トランジスタゲートに極性の異なるゲート制御電圧を同時に印加する相補型スイッチ10の上部に、絶縁膜を介して、p型とn型トランジスタ21、22を並列接続すると共に、両トランジスタの入力側と出力側を短絡し、且つ各トランジスタゲートに極性の異なるゲート制御電圧を同時に印加する補助回路20を形成した。

請求項（抜粋）：

第1のn型トランジスタと第1のp型トランジスタとを並列に接続し、且つ各トランジスタのゲートに極性の異なるゲート制御電圧を同時に印加して両トランジスタを同時にオン/オフする相補型スイッチと、第2のn型トランジスタと第2のp型のトランジスタとを並列に接続すると共に、両トランジスタの入力側と出力側を短絡し、且つ各トランジスタのゲートに極性の異なるゲート制御電圧を同時に印加して両トランジスタを同時にオン/オフする補助回路とを備え、前記相補型スイッチの出力側に前記補助回路を接続して、前記相補型スイッチがオンした時、前記補助回路を構成する両トランジスタをオフし、前記相補型スイッチがオフした時、前記補助回路を構成する両トランジスタをオンする相補型スイッチ回路において、前記相補型スイッチの上部に絶縁膜を介して前記補助回路を形成したことを特徴とする相補型スイッチ回路。

IPC (5件)：

H01L 29/786 ,  H01L 27/00 301 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/08 331

FI (4件)：

H01L 27/00 301 A ,  H01L 27/08 331 E ,  H01L 29/78 613 A ,  H01L 27/08 321 G

Fターム (43件)：

5F048AA01 ,  5F048AB10 ,  5F048AC04 ,  5F048BA16 ,  5F048BB01 ,  5F048BB16 ,  5F048BC01 ,  5F048BC03 ,  5F048BC16 ,  5F048BF16 ,  5F048BG06 ,  5F048CB01 ,  5F048CB04 ,  5F048CB10 ,  5F110AA04 ,  5F110BB02 ,  5F110BB04 ,  5F110BB11 ,  5F110CC02 ,  5F110CC08 ,  5F110DD02 ,  5F110EE06 ,  5F110EE44 ,  5F110FF02 ,  5F110FF30 ,  5F110GG02 ,  5F110GG13 ,  5F110GG25 ,  5F110GG30 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ23 ,  5F110HL03 ,  5F110HL23 ,  5F110NN03 ,  5F110NN04 ,  5F110NN23 ,  5F110NN24 ,  5F110NN35 ,  5F110NN77 ,  5F110NN78 ,  5F110PP03 ,  5F110PP35