特許

J-GLOBAL ID：200903019059170315

テレシネ検出回路

発明者： 大津留 博 ,  山中 俊宏 ,  田原 哲也 ,  井上 勝 ,  大谷地 憲二
出願人/特許権者： 富士通株式会社
代理人 (1件)： 柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-277308
公開番号（公開出願番号）：特開平9-121297
出願日： 1995年10月25日
公開日（公表日）： 1997年05月06日
要約：

【要約】【課題】 映画フィルムから2-3プルダウン方式により形成されたテレシネ映像信号を検出するテレシネ検出回路に関し、安定に且つ精度良く検出する。【解決手段】 映像信号(輝度信号)を加えるラインメモリ8と加算回路9とからなるくし形フィルタ回路1と、フレーム間差分を求めるフレームメモリ2と減算回路3と、差分の絶対値を求める絶対値回路4と、差分の絶対値をフィールド期間毎に積算する加算回路10とラッチ回路11とを含み、下位1ビットを削除すると共に非直線特性の積算特性を有する積算回路5と、積算値と閾値Vthとを比較し、積算値が閾値Vth以下の時に静止フィールドを示す信号を出力する比較回路6と、比較回路6の出力信号をラッチするラッチ回路7とを有し、静止フィールドを示す信号が5フィールド毎に得られた時にテレシネ映像信号と判定する構成を備えている。

請求項（抜粋）：

入力された映像信号のフレーム間差分信号の絶対値をフィールド毎に積算した積算値と閾値とを比較し、該積算値が閾値以下の時に静止フィールドと判定し、該静止フィールドを5フィールド毎に検出した時に、映画フィルムから2-3プルダウン方式により変換したテレシネ映像信号と判定するテレシネ検出回路に於いて、前記フレーム間差分信号の下位ビットを廃棄して、前記フィールド毎に積算して前記積算値を求める積算回路を備えたことを特徴とするテレシネ検出回路。

IPC (3件)：

H04N 5/14 ,  H04N 5/253 ,  H04N 7/24

FI (3件)：

H04N 5/14 Z ,  H04N 5/253 ,  H04N 7/13 Z