特許

J-GLOBAL ID：200903019065934653

電子回路装置

発明者： 本宮 明典 ,  山本 芳枝 ,  斉藤 雅之
出願人/特許権者： 株式会社東芝
代理人 (1件)： 須山 佐一
公報種別：公開公報
出願番号（国際出願番号）：特願平5-020075
公開番号（公開出願番号）：特開平6-227188
出願日： 1993年02月08日
公開日（公表日）： 1994年08月16日
要約：

【要約】【目的】 携帯性が損なわれない薄型を呈しながら、一方では内蔵・実装する半導体メモリー装置数の増大が可能で、これによりメモリーの大容量化が図られるとともに、接続部分での応力集中が解消・回避され、常に信頼性の高いメモリー機能ないし性能を保持・発揮する電子回路装置の提供を目的とする。【構成】 主配線板4と、前記主配線板4の一主面に一端側が電気的にそれぞれ接続されながら傾斜的に配置された複数の可撓性配線板5と、前記可撓性配線板5にそれぞれ実装・配置された半導体メモリー装置6と、前記主配線板4に装着・配置された接続用コネクタ7と、前記接続用コネクタ7を露出させて可撓性配線板5を装着した主配線板4を内装(内蔵)する外装ケース8とを具備して成ることを特徴とする。

請求項（抜粋）：

主配線板と、前記主配線板の一主面に一端側が電気的にそれぞれ接続されながら傾斜的に配置された複数の可撓性配線板と、前記可撓性配線板にそれぞれ実装・配置された半導体メモリー装置と、前記主配線板に装着・配置された接続用コネクタと、前記接続用コネクタを露出させて可撓性配線板を装着した主配線板を内装する外装ケースとを具備して成ることを特徴とする電子回路装置。

IPC (4件)：

B42D 15/10 521 ,  G06F 15/02 301 ,  G06K 19/077 ,  G11C 5/00 301