特許

J-GLOBAL ID：200903019079467004

半導体集積回路装置

発明者： 藤井 優孝
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 松下 恵三
公報種別：公開公報
出願番号（国際出願番号）：特願平11-201530
公開番号（公開出願番号）：特開2001-028423
出願日： 1999年07月15日
公開日（公表日）： 2001年01月30日
要約：

【要約】【課題】 ICチップ内においてノイズ発生源近くにバイパスコンデンサを設け、半導体集積回路装置内の電源電圧およびグランド電圧の変動を抑えること。【解決手段】 アナログ回路ブロック20側では、Nウェル領域2eとP基板2との間のPN接合によりバイパスコンデンサC1を形成する。電源ライン(VDD1)22とグランドライン(VSS1)23を一部近づかせ、バイパスコンデンサC1に直列に接続される寄生抵抗R1,R2を小さくする。デジタル回路ブロック21側では、Nウェル領域2fとP基板2との間のPN接合によりバイパスコンデンサC2を形成する。電源ライン(VDD2)26とグランドライン(VSS2)27を一部近づかせ、バイパスコンデンサC2に直列に接続される寄生抵抗R3,R4を小さくする。それによって、バイパスコンデンサC1,C2に、十分なノイズ除去能力をもたせる。

請求項（抜粋）：

回路ブロックにグランド電圧を供給するグランドラインと、前記回路ブロックに電源電圧を供給する電源ラインとが、少なくともその一部において、前記回路ブロックの幅よりも狭い幅で相対峙していることを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/3205

FI (2件)：

H01L 27/04 D ,  H01L 21/88 Z

Fターム (19件)：

5F033HH01 ,  5F033MM26 ,  5F033QQ58 ,  5F033RR04 ,  5F033UU04 ,  5F038AC06 ,  5F038AC12 ,  5F038AC15 ,  5F038AR30 ,  5F038BG09 ,  5F038BH02 ,  5F038BH03 ,  5F038BH06 ,  5F038BH07 ,  5F038BH19 ,  5F038CA02 ,  5F038CD02 ,  5F038DF12 ,  5F038EZ20