特許

J-GLOBAL ID：200903019086042370

半導体キャパシタ、およびそれを用いた高周波増幅装置

発明者： 熊川 正啓 ,  中谷 俊文 ,  足立 寿史 ,  遠山 努
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 松田 正道
公報種別：公開公報
出願番号（国際出願番号）：特願2002-174420
公開番号（公開出願番号）：特開2004-022737
出願日： 2002年06月14日
公開日（公表日）： 2004年01月22日
要約：

【課題】高周波増幅装置のフィードバック回路系に必要である直流電流遮断用の大容量半導体キャパシタの寄生成分を低減することにより、増幅回路の利得や歪み特性の劣化を低減することを目的とする。【解決手段】p型半導体から構成されるp型半導体基板205と、前記p型半導体基板205上に形成された、n型半導体からなる第1のn型ウェル2108と、前記第1のn型ウェル2108上に形成されたp型ウェル2109と、前記p型ウェル2109上に形成された第2のn型ウェル204と、前記第2のウェル上204に形成された第1の誘電体層207と、前記誘電体層207上に形成された第1の金属層206と、を備えた半導体キャパシタ21であって、少なくとも隣接するp型ウェルとn第2型ウェルの間には、逆バイアスになるように電圧が印加される、半導体キャパシタ。【選択図】 図2

請求項（抜粋）：

第1型半導体から構成される第1型半導体基板と、 前記第1型半導体基板上に形成された、第2型半導体からなるm層の第2型ウェルおよび第1型半導体からなるn層の第1型ウェルと、 前記ウェルのうち最も上のウェルの上に形成された第1の誘電体層と、 前記誘電体層上に形成された第1の金属層と、を備えた半導体キャパシタであって、 少なくとも一対の隣接する、前記第1型ウェルと前記第2型ウェルの間には、逆バイアスになるように電圧が印加される、半導体キャパシタ。

IPC (3件)：

H01L21/822 ,  H01L27/04 ,  H03F3/189

FI (3件)：

H01L27/04 C ,  H03F3/189 ,  H01L27/04 A

Fターム (30件)：

5F038AC03 ,  5F038AC05 ,  5F038AC08 ,  5F038AC10 ,  5F038AC12 ,  5F038AC15 ,  5F038CD04 ,  5F038DF01 ,  5F038DF02 ,  5F038EZ02 ,  5F038EZ06 ,  5F038EZ20 ,  5J092AA01 ,  5J092AA13 ,  5J092CA18 ,  5J092CA35 ,  5J092CA92 ,  5J092FA16 ,  5J092HA02 ,  5J092HA25 ,  5J092HA29 ,  5J092HA33 ,  5J092KA29 ,  5J092KA47 ,  5J092MA04 ,  5J092MA11 ,  5J092MA17 ,  5J092MA21 ,  5J092SA13 ,  5J092TA02