特許

J-GLOBAL ID：200903019115183875

薄膜トランジスタ

発明者： 成田 宜隆
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-217574
公開番号（公開出願番号）：特開平6-069238
出願日： 1992年08月17日
公開日（公表日）： 1994年03月11日
要約：

【要約】【目的】ゲート電極と、ソース・ドレイン領域の製造上の目ずれによるTFT特性変動を抑制する。【構成】ゲート電極3の側壁のゲート絶縁膜に接するシリケートガラス膜8を設けてゲート電極を含む上面を平滑化し、その上に多結晶シリコン膜5を堆積して選択的に不純物をイオン注入し、ソース領域6及びドレイン領域7を形成することにより、ゲート電極の側壁に接して多結晶シリコン膜5が形成されることを防止し、ゲート電極に対するチャネル領域、ドレイン領域(ソース領域)の目ずれによるTFT特性変動を抑えることができるという効果を有する。

請求項（抜粋）：

半導体基板上に設けた第1の絶縁膜又は絶縁基板上に設けたゲート電極と、前記ゲート電極を含む表面に設けたゲート絶縁膜と、前記ゲート電極の側壁のゲート絶縁膜に接して設け且つ上面を前記ゲート電極上のゲート絶縁膜を含んで平滑な面を形成する第2の絶縁膜と、前記ゲート絶縁膜及び第2の絶縁膜を含む表面に設けた半導体膜と、前記半導体膜に選択的に不純物をドープして設けたソース・ドレイン領域とを備えたことを特徴とする薄膜トランジスタ。

IPC (2件)：

H01L 21/336 ,  H01L 29/784

引用特許：

審査官引用 (3件)

• 特開平1-099261
  
• 特開昭61-179567
  
• 特開昭59-104170