特許
J-GLOBAL ID：200903019125681040
マルチチップモジュール
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-235380
公開番号（公開出願番号）：特開平8-101255
出願日： 1994年09月29日
公開日（公表日）： 1996年04月16日
要約：
【要約】【目的】 マルチ・チップ・モジュール組み立て時の、Si基板とベアチップの接続やベアチップの良品不良品等の不具合を速やかに特定するために、Si基板内に配線以外にトランジスタを内蔵し、それでテスト回路を生成する。【構成】 マルチ・チップ・モジュール用のSi基板内のベアチップ間の配線にスキャンレジスタを接続し、それをシリアルに接続することによりスキャンパスを構成する。【効果】 Si基板内のスキャンパスによるテスト回路は、Si基板のテスト時に同時にテストすることが可能である。そのスキャンパスを用いて、ベアチップとスキャンレジスタ間、またスキャンレジスタとベアチップ間の接続確認を行なうことができる。またスキャンレジスタを通して、ベアチップに信号を与えることにより、そのベアチップの良品不良品確認を行なうことができる。
請求項（抜粋）：
トランジスタが予め敷き詰められたシリコン基板上にベアチップを搭載して論理回路を実現したマルチチップモジュールにおいて、前記マルチチップモジュールはバウンダリスキャンパスを内蔵したベアチップとバウンダリスキャンパスを内蔵しないベアチップから構成される論理回路の機能および接続確認のためのテスト回路を備え、前記テスト回路はバウンダリスキャンパスを内蔵したベアチップのバウンダリスキャンパスの入出力端子とバウンダリスキャンパスを内蔵していないベアチップの入出力端子間に配置されこれら相対する入出力端子と結線された複数のスキャンレジスタと、前記複数のスキャンレジスタを順次結線しマルチチップモジュールの外部端子に接続して構成したスキャンパスを備えるようにしたことを特徴とするマルチチップモジュール。
IPC (2件)：
FI (2件)：
G01R 31/28 V
, G01R 31/28 G
