特許

J-GLOBAL ID：200903019127208598

両エッジ微分回路

発明者： 衣笠 教英 ,  森竹 一之
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願2001-157279
公開番号（公開出願番号）：特開2002-353788
出願日： 2001年05月25日
公開日（公表日）： 2002年12月06日
要約：

【要約】【課題】 入力信号のHi期間、Lo期間の時間に制約がなく、しかも安定した出力が得られる両エッジ微分回路を提供する。【解決手段】 インバータ5とNANDゲート1,4とRSラッチ回路を構成するNANDゲート2,3とCR遅延回路6,66を備え、入力信号が入力される入力端子がNANDゲート1とインバータ5の入力端子に接続され、インバータ5の出力端子がNANDゲート4の入力端子に接続され、NANDゲート1,4の出力端子がRSラッチ回路の入力端子にそれぞれ接続されると同時に微分信号出力端子20,30にも接続され、RSラッチ回路のNANDゲート2,3の出力端子がそれぞれCR遅延回路6,66を介して互いにクロスしてNANDゲート1,4におけるそれぞれ他方の入力端子に接続されている。

請求項（抜粋）：

インバータと第1,第2の論理ゲートとRSラッチ回路と第1,第2のCR遅延回路を備え、入力信号が入力される入力端子が前記第1の論理ゲートとインバータの入力端子に接続され、前記インバータの出力端子が前記第2の論理ゲートの入力端子に接続され、前記第1,第2の論理ゲートの出力端子が前記RSラッチ回路の入力端子にそれぞれ接続されると同時に微分信号出力端子にも接続され、前記RSラッチ回路の出力端子がそれぞれ前記第1、第2のCR遅延回路を介して互いにクロスして前記第1,第2の論理ゲートにおけるそれぞれ他方の入力端子に接続されていることを特徴とする両エッジ微分回路。

Fターム (6件)：

5J039AB02 ,  5J039KK05 ,  5J039KK10 ,  5J039KK13 ,  5J039MM03 ,  5J039NN01