特許
J-GLOBAL ID：200903019140752035
半導体装置およびパワーモジュール
発明者：
,
出願人/特許権者：
代理人 (1件)：
吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-002437
公開番号（公開出願番号）：特開2002-208673
出願日： 2001年01月10日
公開日（公表日）： 2002年07月26日
要約：
【要約】【課題】 面積の増大が抑制でき、かつ、製造に要する時間およびコストの増大を抑制することが可能で、チップ状態で素子の定格に見合った検査を行うことができるパワーモジュールを提供する。【解決手段】 還流ダイオード2aが形成されたチップをスイッチング素子1aが形成されたチップ上に積層し、両チップの主面と両チップ間とに平板状の接続端子Te1,Tc1,Tc2を固着して半導体装置を構成する。そして、この半導体装置を複数用いてパワーモジュールを構成する。これにより、面積の増大が抑制できる。また、平板状接続端子を採用するので、両チップへの接続にボンディングワイヤを用いる必要がなく、ボンディングワイヤの有していた、製造に要する時間およびコストのデメリットが解消される。さらに、平板状接続端子Te1,Tc2に大電流を流して素子の定格に見合った検査が行える。
請求項（抜粋）：
制御電極、電流入力電極および電流出力電極を有するスイッチング素子が形成され、互いに対向する第1および第2の主面を含む第1のチップと、アノード電極およびカソード電極を有するダイオードが形成され、互いに対向する第1および第2の主面を含み、前記第1のチップ上に積層された第2のチップと、前記第1のチップの前記第1の主面に固着された第1の平板状接続端子と、前記第1および第2のチップ間に挟まれ、前記第1のチップの前記第2の主面と前記第2のチップの前記第1の主面とに固着された第2の平板状接続端子と、前記第1の平板状接続端子に電気的に接続され、前記第2のチップの前記第2の主面に固着された第3の平板状接続端子とを備える半導体装置。
IPC (3件)：
H01L 25/07
, H01L 25/18
, H01L 25/065
H01L 25/04 C
, H01L 25/08 Z
