特許

J-GLOBAL ID：200903019157030998

半導体装置の製造方法

発明者： 田中 光男 ,  中谷 昌弘 ,  平井 健裕 ,  神田 彰弘
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-281151
公開番号（公開出願番号）：特開平5-121537
出願日： 1991年10月28日
公開日（公表日）： 1993年05月18日
要約：

【要約】【目的】 バイポ-ラトランジスタにおいて、素子分離領域とコレクタ分離領域を同時に形成することで製造工程を短縮する。【構成】 P型半導体基板31上にN+型埋込み層32、N-型エピタキシャル層33を形成後、熱酸化膜34、シリコン窒化膜35およびNSG膜36を形成し、レジスト37を用いて、コレクタ分離領域39に素子分離領域38よりも狭い幅のマスクパタ-ンを形成してから、NSG膜36、シリコン窒化膜35、熱酸化膜34をエッチング除去する。レジスト37を除去後、半導体基板をエッチングして溝部を形成すると、溝部の幅の違いによってエッチング速度が異なるため、素子分離領域38には深い溝部(a)40を、コレクタ分離領域39には浅い溝部(b)41を同時に形成できる。その後、NSG膜36を除去し、溝部内に熱酸化膜42を形成し、多結晶シリコン膜43を埋込んでから、表面に熱酸化膜44を形成して、コレクタ分離領域、素子分離領域を完成する。

請求項（抜粋）：

一導電型の半導体基板上に逆導電型の半導体層を形成する工程と、この半導体層上に絶縁膜を形成する工程と、素子分離領域およびコレクタ分離領域となる領域上の前記絶縁膜を選択的に除去し、それぞれ幅の広い第一の開口部と幅の狭い第二の開口部を形成する工程と、前記絶縁膜をマスクにして前記半導体層をエッチングし、素子分離領域およびコレクタ分離領域にそれぞれ第一の溝部とこの第一の溝部よりも浅い第二の溝部を同時に形成する工程とを有することを特徴とする半導体装置の製造方法。

引用特許：

審査官引用 (3件)

• 特開昭61-289642
  
• 特開昭58-080861
  
• 特開昭63-144541