特許

J-GLOBAL ID：200903019157158218

小修正を行って既存ハードウェアで実現する2進乗算

発明者： ギデオン・イントレイター ,  オハド・ファリク ,  アハロン・オストラー ,  イェアー・ベイダッチ ,  ガーディ・アーリッチ
出願人/特許権者： ナショナル セミコンダクタ コーポレイション
代理人 (1件)： 古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-312299
公開番号（公開出願番号）：特開平6-214760
出願日： 1993年12月13日
公開日（公表日）： 1994年08月05日
要約：

【要約】【目的】 小修正しか必要とせずに、既存データ処理装置で2進乗算を実行する。【構成】 第一オペランドおよび部分積はCPUの既存ラッチ内に格納される。第二オペランドはシフトレジスタ内に格納され、CPUに加算される。シフトレジスタ内のデータは、LSB内に「0」がロードされ、LSBからMSBへシフトされる。第一オペランドのビットが順次指定される時、指定されたビットが「1」であると、シフトレジスタ内の値によって部分積の値がインクリメントされる。この順序制御が第一オペランドのビットすべてを指定した後、部分積が乗算の積として得られる。

請求項（抜粋）：

オペランドを格納するための第一の手段と、別のオペランドを格納するためのシフトレジスタと、部分積を格納するための第二の手段と、第一の格納手段内のオペランドのビットを順次指定するための順序制御手段と、および前記順序制御手段及び前記シフトレジスタに格納されたオペランドのシフトに同期して各々の指定されたビットに応じて部分積をそれぞれ更新し、指定されたビットが一つの値である時にシフトレジスタの内容によって部分積を増加し、指定されたビットが別の値である時に部分積を変化させない手段からなり、順序制御手段が、第一の格納手段におけるオペランドのビット全体を順序付けした後、一つのオペランドを他のオペランドで乗算した積が前記第二の格納手段内に存在する、2進乗算器。

引用特許：

出願人引用 (1件)

• 特開平3-156638