特許

J-GLOBAL ID：200903019176941640

薄膜トランジスタアレイ

発明者： 坂本 孝雄 ,  小林 和弘 ,  中川 直紀 ,  羽山 昌宏
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-270863
公開番号（公開出願番号）：特開平5-107559
出願日： 1991年10月18日
公開日（公表日）： 1993年04月30日
要約：

【要約】【目的】 保持容量の電極をゲート配線に接続する構造の薄膜トランジスタアレイにおいて、ゲート配線断線に対する冗長性を持たせつつ画素の開口率を下げることなく、確実にゲート配線と保持容量用電極を接続する。【構成】 保持容量6の電極として走査線方向に1本の共通の保持容量用配線8をゲート配線1と平行に配置し、ゲート配線1と保持容量用配線8の接続を表示部の外部で行うことにより画素の開口率を下げずに確実に接続を行えることを特徴としている。

請求項（抜粋）：

複数本の走査線用のゲート配線と、これと交差する複数本のデータ線用のソース配線とを有し、前記ゲート配線とソース配線の各交点にゲート電極とソース電極がそれぞれ接続された薄膜トランジスタと、その薄膜トランジスタのドレインに接続された画素電極と、保持容量を有する表示部と、この表示部の外側に位置する周辺部とから構成されたアクティブマトリクス薄膜トランジスタアレイにおいて、前記保持容量の電極として、走査線方向に1本の共通の保持容量用配線を前記ゲート配線に平行に配置し、前記保持容量用配線と近接の前記ゲート配線を前記表示部の外側の周辺部で電気的に接続したことを特徴とする薄膜トランジスタアレイ。

IPC (4件)：

G02F 1/136 500 ,  G02F 1/133 550 ,  H01L 27/12 ,  H01L 29/784