特許
J-GLOBAL ID：200903019187709871
半導体装置及びその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-028473
公開番号（公開出願番号）：特開2000-228520
出願日： 1999年02月05日
公開日（公表日）： 2000年08月15日
要約：
【要約】【課題】低電圧駆動に必要なしきい値電圧の低減と破壊耐量低下の防止とを同時に達成する低電圧駆動のトレンチゲート型MOSトランジスタを提供する。【解決手段】 本発明のトレンチゲート型MOSトランジスタはトレンチエッチング後のトレンチ側壁の後処理としてトレンチ側壁酸化膜を形成し、これを剥離後ゲート絶縁膜を形成することにより、トレンチの底部及び開口部の角型コーナ部分を曲面状に変化してゲート絶縁膜の耐圧を向上させると同時に、前記厚いトレンチ側壁酸化膜への不純物取り込みを利用してトレンチ側壁のPベース表面濃度のみを低下させ、素子の破壊耐量等を低下させることなくしきい値電圧を低減することができる。本発明のトレンチゲート構造を用いれば、Vsus耐量の低下、IDSSリ-ク電流増加等の問題等を生じることなく、高い製造歩留まりで低電圧駆動のトレンチゲート型MOSトランジスタを提供することができる。
請求項（抜粋）：
第1導電型の第1の高濃度層からなる半導体基板の主面に形成された第1導電型の低濃度層と、前記低濃度層の上面に部分的に設けられた第2導電型の低濃度層からなるベース領域と、このベース領域の表面に部分的に設けられた第1導電型の第2の高濃度層からなるソース領域と、前記ソース領域の中央部に設けられ前記ベース領域を貫いて前記第1導電型の低濃度層に達する溝と、この溝の内壁を覆うゲート絶縁膜を介して前記溝の内部に埋め込まれたゲート電極と、このゲート電極が前記第2導電型の低濃度層表面に引出されたゲート電極引出し部とを具備する半導体装置において、前記溝側壁表層部における前記ベース濃度が、前記溝側壁面からの垂直距離に対し表層部が低く内部が高い濃度勾配を有することを特徴とする半導体装置。
IPC (2件)：
FI (6件)：
H01L 29/78 652 C
, H01L 29/78 301 W
, H01L 29/78 301 V
, H01L 29/78 653 A
, H01L 29/78 658 A
, H01L 29/78 658 F
5F040DA14
, 5F040DA21
, 5F040EB13
