半導体装置

発明者： ,
出願人/特許権者：
代理人 (2件)：松山允之 , 池上徹真
公報種別：公開公報
出願番号（国際出願番号）：特願2006-201223
公開番号（公開出願番号）：特開2008-028263
出願日： 2006年07月24日
公開日（公表日）： 2008年02月07日
要約：

【課題】ソース・ドレイン領域の構造を最適化することにより、高いIon/Ioff比を達成する電界効果トランジスタを含む半導体装置を提供する。【解決手段】第1のゲート電極107と第2のゲート電極108は、チャネル領域101の両側に対向するように、第1のゲート絶縁膜103と第2のゲート絶縁膜104を介して、それぞれ形成され、ソース領域111および前記ドレイン領域121は、第1のゲート電極107と第2のゲート電極108の両側に、チャネル領域101を挟んで形成され、第1のゲート絶縁膜103とチャネル領域104との界面に垂直な方向のソース領域111の厚さ(TSis)が、同じ方向のチャネル領域101の厚さ(TSic)よりも厚く、かつ、ソース領域111と、第1、第2のゲート電極107、108が、ゲート長方向に離間している電界効果トランジスタを含む半導体装置。【選択図】図1

請求項（抜粋）：

チャネル領域と、第1のゲート電極と、第2のゲート電極と、ソース領域と、ドレイン領域とを具備する電界効果トランジスタを含む半導体装置であって、前記第1のゲート電極と前記第2のゲート電極は、前記チャネル領域の両側に対向するように、第1のゲート絶縁膜と第2のゲート絶縁膜を介して、それぞれ形成され、前記ソース領域および前記ドレイン領域は、前記第1のゲート電極と前記第2のゲート電極の両側に、前記チャネル領域を挟んで形成され、前記第1のゲート絶縁膜と前記チャネル領域との界面に垂直な方向の前記ソース領域の厚さ(TSis)が、前記方向の前記チャネル領域の厚さ(TSic)よりも厚く、かつ、前記ソース領域と、前記第1のゲート電極および前記第2のゲート電極が、ゲート長方向に離間していることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 , H01L 29/786

FI (7件)：

H01L29/78 301X , H01L29/78 301S , H01L29/78 618C , H01L29/78 616T , H01L29/78 653D , H01L29/78 652B , H01L29/78 653B

Fターム (63件)：

5F110AA05 , 5F110CC09 , 5F110CC10 , 5F110DD05 , 5F110DD13 , 5F110EE02 , 5F110EE05 , 5F110EE09 , 5F110EE22 , 5F110EE30 , 5F110EE31 , 5F110FF02 , 5F110FF23 , 5F110FF27 , 5F110FF29 , 5F110GG01 , 5F110GG02 , 5F110GG03 , 5F110GG04 , 5F110GG12 , 5F110GG22 , 5F110GG28 , 5F110HJ04 , 5F110HJ13 , 5F110HM02 , 5F110HM05 , 5F110HM12 , 5F110HM14 , 5F110NN62 , 5F140AA21 , 5F140AA24 , 5F140AA29 , 5F140AC23 , 5F140AC36 , 5F140BA01 , 5F140BA02 , 5F140BA03 , 5F140BA05 , 5F140BA06 , 5F140BB04 , 5F140BB05 , 5F140BC07 , 5F140BE07 , 5F140BE09 , 5F140BE10 , 5F140BF01 , 5F140BF04 , 5F140BF05 , 5F140BF08 , 5F140BF42 , 5F140BF43 , 5F140BF45 , 5F140BF47 , 5F140BG08 , 5F140BG14 , 5F140BH02 , 5F140BH05 , 5F140BH18 , 5F140BH30 , 5F140BH49 , 5F140BK13 , 5F140CB04 , 5F140CE07

前のページに戻る