WOMコードに応じてデータが記憶されるメモリ位置を具備するデータ処理装置

発明者： ,
出願人/特許権者：
代理人 (3件)：津軽進 , 宮崎昭彦 , 青木宏義
公報種別：公表公報
出願番号（国際出願番号）：特願2002-550260
公開番号（公開出願番号）：特表2004-516537
出願日： 2001年11月27日
公開日（公表日）： 2004年06月03日
要約：

装置は、データ値の連続的な生成をエンコードするWOMコードワードを記憶するメモリを含む。新たなデータ値を表すためにコードワードが更新されなければならないとき、前記装置は、前記WOMコードワードに対する実行可能な一つのビット更新によって、どのデータワードの更新が達成され得るかを決定する。実行可能な一つのビット更新が不可能な場合、実行可能な2ビット更新が考慮される。新たなデータ値の制御の下、更新のための1ビットによる実行可能性を信号で伝える、様々な更新のための実行可能性信号を接続回路がルーティングする。実行可能性信号の対が実行可能性を示し、前記対に含まれる更新に従ってコードワードを更新するよう、前記対になった信号を選択する。好ましくは、それぞれデータワードのビットによって実行可能性信号をルーティングするサブ回路の多数の層から構成される接続回路によって、ルーティングを行う。更に好ましくは、複数ビットのうちの1ビットを設定してデータワードに対するそれぞれの更新が実現できるよう、WOMコードを設計する。

請求項（抜粋）：

WOMコードに応じて連続したデータ値をエンコードするためにコードワードを記憶するためのメモリ位置と、複数の実行可能性信号を生成するように構成され、前記各々の実行可能性信号は、前記メモリ位置においてエンコードされるデータワードに対する各々の更新のためのものであり、前記各々の実行可能性信号は、前記メモリ位置において現在値が供給される場合、前記更新は実行可能かどうかを示す実行可能性検出器と、新たなデータ値を受信するための入力部と、前記実行可能性信号のうち選択された前記信号の対をまとめるように構成され、前記各々の対は、前記メモリ位置に対する前記更新の各々第一及び第二の一つのためのものであり、前記対における前記実行可能性信号の選択は、共に実行される前記対の前記第一及び第二の更新が前記新たなデータ値をエンコードする次の値に対して前記メモリ位置において前記コードワードの現在値を更新するように選択される実行可能性信号をまとめるように前記新たな生成に依存して制御され、前記対の前記第一の実行可能性信号と前記対の前記第二の実行可能性信号との両方が実行可能性を示すかどうかを検出する2ビット更新検出回路と、第一の信号と第二の信号との両方が前記現在値で実行可能性を示す前記信号の対の一つを選択するための選択回路と、前記選択された対に応じて前記メモリ位置において前記第一及び第二の更新を実行するために前記選択回路によってトリガされる更新回路と、を有するデータ処理装置。

IPC (1件)：

G06F12/00

FI (2件)：

G06F12/00 560A , G06F12/00 597U

Fターム (1件)：

5B060MM20

引用特許：

審査官引用 (4件)

特許第6308250号
特開昭62-090723
符号発生方法および符号発生装置
公報種別：公開公報出願番号：特願平10-244056 出願人：三菱電機株式会社

全件表示

前のページに戻る