特許
J-GLOBAL ID:200903019227341007

ダイナミック・ラッチ付きセンサ

発明者:
出願人/特許権者:
代理人 (1件): 社本 一夫 (外5名)
公報種別:公表公報
出願番号(国際出願番号):特願2001-574978
公開番号(公開出願番号):特表2003-530752
出願日: 2001年04月09日
公開日(公表日): 2003年10月14日
要約:
【要約】センサに結合された利得増幅器(14)と、利得増幅器に接続された遅延回路と、第1および第2のノードを介して利得増幅器に結合された加算回路とを備えたダイナミック・ラッチ付きセンサ(12)である。ダイナミック・ラッチ付きセンサは、さらに、比較回路および加算回路に結合され、かつ、第3および第4のノードに結合された出力段と、比較回路に結合された第1および第2のエネルギー蓄積デバイスとを備えている。
請求項(抜粋):
センサと、 センサに結合された第1および第2のノードと、 第1および第2のノードを第3および第4のノードに結合するように構成され、第1および第2のノード上の入力条件に応じて、第3および第4のノード上に出力信号を与え、かつ電力が中断されると出力信号を記憶するように構成され、そして電力の中断に引き続いて、入力条件および出力信号を再生するように構成された再生ラッチと、 第3および第4のノードに結合された出力段と、を備えたセンサ・ダイナミック・ラッチ配列。
Fターム (9件):
5J050AA04 ,  5J050BB22 ,  5J050DD15 ,  5J050EE02 ,  5J050EE15 ,  5J050EE24 ,  5J050EE31 ,  5J050EE32 ,  5J050FF24

前のページに戻る