特許
J-GLOBAL ID：200903019252898490
突入電流防止回路
発明者：
,
出願人/特許権者：
代理人 (1件)：
柏谷 昭司 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-172046
公開番号（公開出願番号）：特開平5-022853
出願日： 1991年07月12日
公開日（公表日）： 1993年01月29日
要約：
【要約】【目的】 交流入力電圧の瞬断による突入電流を防止することを目的とする。【構成】 整流回路1の整流出力電圧を、負荷9と出力用コンデンサ2とに印加し、電源スイッチ10投入時の突入電流を電流制限用抵抗3により防止し、抵抗5を介して充電されるコンデンサ6の端子電圧が所定値を超えた時に、スイッチング素子4をオンとして電流制限用抵抗3を短絡する。又入力交流電圧が断となると、断検出部7の断検出信号によりトランジスタ8をオンとして、コンデンサ6の放電時定数をほぼ零とし、コンデンサ6の端子電圧を急速に低下させる。それにより、スイッチング素子4がオフとなるから、入力交流電圧が回復した時に、電流制限用抵抗3により突入電流を防止できる。
請求項（抜粋）：
整流回路(1)の整流出力電圧を負荷と並列に接続された出力用コンデンサ(2)に印加し、該出力用コンデンサ(2)の突入電流を制限する電流制限用抵抗(3)と、該電流制限用抵抗(3)を短絡するスイッチング素子(4)と、抵抗(5)とコンデンサ(6)とからなる時定数回路とを備え、該時定数回路の前記コンデンサ(6)の端子電圧が所定値以上となった時に前記スイッチング素子(4)をオンとして前記電流制限用抵抗(3)を短絡する突入電流防止回路に於いて、前記整流回路(1)の入力交流電圧の断を検出する断検出部(7)と、該断検出部(7)による前記入力交流電圧の断検出信号によりオンとなって、前記時定数回路の前記コンデンサ(6)の放電時定数をほぼ零とするトランジスタ(8)とを設けたことを特徴とする突入電流防止回路。
IPC (2件)：
引用特許：
前のページに戻る
