特許
J-GLOBAL ID：200903019281897134
半導体集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平5-051676
公開番号（公開出願番号）：特開平6-268163
出願日： 1993年03月12日
公開日（公表日）： 1994年09月22日
要約：
【要約】【目的】 ドレイン電流の経時的な変化量(ΔIds)を目標値以内としつつ、MOSトランジスタのゲート長を最小とし、LSIの高集積化を達成する。【構成】 論理回路用MOSトランジスタとトランスファゲート用MOSトランジスタとが混在するLSI。このLSIでは、チャネル部分を電流が双方向に流れるトランスファゲートT1,T2に使用されるMOSトランジスタTr11〜Tr14のゲート長は、電流が一方向に流れる論理回路部分(例えばインバータINV1〜INV4)のMOSトランジスタTr1〜Tr8のゲート長より長くされる。上記2種類のトランジスタのゲート長は、ゲート電極の電圧が3.3Vのとき0.3μm,0.5μmに、5.0Vのとき0.5μm,0.8μmに決定される。ゲートアレイ方式のLSIでは、ゲート長の異なるMOSトランジスタからなる2種類の基本セルが、トランスファゲートの占める割合に応じて配設される。
請求項（抜粋）：
チャネル部分を電流が双方向に流れる部位に使用される第1のMOSトランジスタと、電流が一方向にのみ流れる部位に使用される第2のMOSトランジスタとを具えてなる半導体集積回路装置において、前記第1のMOSトランジスタのゲート長を、前記第2のMOSトランジスタのゲート長より長くしたことを特徴とする半導体集積回路装置。
FI (2件)：
H01L 27/08 102 G
, H01L 27/08 102 H
