特許
J-GLOBAL ID：200903019298973128
MOS型半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
清水 守 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-272970
公開番号（公開出願番号）：特開平5-251710
出願日： 1991年10月22日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】 メモリセルとなるトランジスタを立体的に構成し、1ビット毎の消去が可能で、書き込みも1ビット毎にでき、書き込み/読み出しが速く、しかも小型化に伴う性能の劣化をなくす。【構成】 MOS型半導体記憶装置において、Si基板1上に形成されるSi柱3と、そのSi柱3のまわり及びSi基板1上に形成されるトンネル酸化膜6と、Si柱3のまわり及びそれに接するSi基板1表面に形成されるフローティングゲート8と、そのフローティングゲート8の表面に形成されるゲート酸化膜10と、そのゲート酸化膜10の表面に形成されるコントロールゲート12と、Si柱3の上部に形成されるソース拡散層13と、Si柱3の基部およびトンネル酸化膜6下のSi基板1に形成されるドレイン拡散層5とを形成する。
請求項（抜粋）：
(a)半導体基板上に形成されるシリコン柱と、(b)該シリコン柱のまわり及び半導体基板上に形成されるトンネル酸化膜と、(c)前記シリコン柱のまわり及びそれに接する半導体基板表面に形成されるフローティングゲートと、(d)該フローティングゲート表面に形成されるゲート酸化膜と、(e)該ゲート酸化膜上に形成されるコントロールゲートと、(f)前記シリコン柱の上部に形成されるソース拡散層と、(g)前記シリコン柱の基部および前記トンネル酸化膜下の半導体基板に形成されるドレイン拡散層とを具備することを特徴とするMOS型半導体記憶装置。
IPC (2件)：
H01L 29/788
, H01L 29/792
