特許

J-GLOBAL ID：200903019305073057

半導体メモリ素子及びその製造方法

発明者： 横山 誠一 ,  御手洗 俊 ,  長田 昌也 ,  工藤 淳
出願人/特許権者： シャープ株式会社
代理人 (1件)： 小池 隆彌
公報種別：公開公報
出願番号（国際出願番号）：特願平10-035639
公開番号（公開出願番号）：特開平11-233734
出願日： 1998年02月18日
公開日（公表日）： 1999年08月27日
要約：

【要約】【課題】 耐酸化性を高めるために高い結晶性を有するIr及びIrO<SB>2</SB>が必要となるが、Ir上に高温で直接IrO<SB>2</SB>を形成しようとした場合、膜むらが生じ、高温で均質な膜を形成することができないという問題があった。【解決手段】 Ta<SB>x</SB>Si<SB>1-x</SB>N<SB>y</SB>又はHf<SB>x</SB>Si<SB>1-x</SB>N<SB>y</SB>(0.2<x<1、0<y<1)からなる拡散バリア膜5上にIr膜4を形成した後、300°C以上400°C以下で、膜厚が300Å以下の初期膜5を形成する。次に、初期膜5上にIrO<SB>2</SB>膜6、誘電体膜7を順次形成する。

請求項（抜粋）：

導電性プラグ及び拡散バリア膜を介して、選択トランジスタと電気的に接続された、下部電極及び誘電体膜及び上部電極からなるキャパシタを備えた半導体メモリ素子において、上記拡散バリア膜がTa<SB>x</SB>Si<SB>1-x</SB>N<SB>y</SB>又はHf<SB>x</SB>Si<SB>1-x</SB>N<SB>y</SB>(0.2<x<1、0<y<1)から成り、該拡散バリア膜上に下部電極としてIr膜とIrO<SB>2</SB>膜とが順次形成されて成ることを特徴とする半導体メモリ素子。

IPC (6件)：

H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 451 ,  H01L 27/10 651 ,  H01L 29/78 371