特許
J-GLOBAL ID：200903019320005130
Nチヤンネル形FETの駆動制御回路
発明者：
出願人/特許権者：
代理人 (1件)：
上野 登 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-189131
公開番号（公開出願番号）：特開平5-014155
出願日： 1991年07月03日
公開日（公表日）： 1993年01月22日
要約：
【要約】【目的】 簡単な回路構成で安価なNチャンネル形のFETを駆動可能とする。【構成】 電源のプラス側にはNチャンネル形のFET10のドレインが接続され、そのソースにはダイオードD10を介して負荷(圧電素子)Lが接続されている。このFET10のゲートには、該FET10をスイッチングするためのスイッチング素子としてのトランジスタTR1 が接続される。このトランジスタTR1 のコレクタには抵抗R1 が接続され、その抵抗R1 の他端はダイオードD20を介して電源E2 に接続される。そしてその抵抗R1 とダイオードD20の接続部とFET10のソースとの間にはコンデンサC1 が接続される。さらにFET10のゲート・ソース間及びソース・アース間にはダイオードD30、D40が接続されている。トランジスタTR1 が非導通状態となるとコンデンサに蓄積された電荷によってFET10が導通状態となる。
請求項（抜粋）：
Nチャンネル形FETのソース側に負荷が付与され、このFETのドレイン・ソース間の導通または遮断によりドレイン側の電源電圧が前記負荷に印加され、または切られるようにしたNチャンネル形FETの駆動制御回路であって、前記FETのゲート・ソース間に電荷を供給するためのコンデンサと、前記コンデンサの充放電および前記ゲート・ソース間の電荷の充放電を切り換えるためのスイッチング素子とを備えることを特徴とするNチャンネル形FETの駆動制御回路。
IPC (3件)：
H03K 17/06
, B41J 2/295
, H03K 17/56
