特許
J-GLOBAL ID：200903019371524086
映像処理装置
発明者：
出願人/特許権者：
,
代理人 (1件)：
伊藤 進
公報種別：公開公報
出願番号（国際出願番号）：特願平11-063558
公開番号（公開出願番号）：特開2000-261735
出願日： 1999年03月10日
公開日（公表日）： 2000年09月22日
要約：
【要約】【課題】MPEGデコーダ内蔵のテレビジョン受像機において、黒伸張回路における黒面積検出の際の不具合と、ABCL回路における映像信号のAPL急変時の画面ゆれ等の不具合を解決することができる映像処理装置を提供すること。【解決手段】MPEGデコーダ内に映像信号のAPLを検出するブロック160 と映画ソフトなどの上下黒部分を検出するブロック170 とを設け、各検出結果をDCレベル等に変換し、ABCL回路75や黒面積検出回路77を各検出結果によって制御することにより、APLのレベルに応じたDCレベルでABCL回路75の大まかなコントラスト制御を行い、APL急変時の画面ゆれ等を解消し、映画ソフトなどの上下の黒部分はその面積分を検出し検出信号に応じて黒面積検出回路77の黒ピークホールド用コンデンサ79の充電電荷を抜くことにより、黒飽和が早く起きることによる黒浮きを解消するようにした。
請求項（抜粋）：
ディジタルデータを逆DCT変換してレベル積算し、IピクチャのAPLを検出し第1のメモリに蓄える手段と、前記ディジタルデータを逆DCT変換して得られるPピクチャの予測誤差データをレベル積算した値と、前記第1のメモリに蓄えられたAPL値とを加算することにより、PピクチャのAPLを算出して第2のメモリに蓄える手段と、前記ディジタルデータを逆DCT変換して得られるBピクチャの予測誤差データをレベル積算した値と、前記第1のメモリに蓄えられたAPL値とを加算することにより、BピクチャのAPLを算出して第3のメモリに蓄える手段と、前記I,P,Bピクチャの各APLデータを再配列し、直流変換してABCL回路の利得制御電圧を出力する手段と、を具備したことを特徴とする映像処理装置。
IPC (2件)：
FI (2件)：
Fターム (12件)：
5C026CA04
, 5C026CA14
, 5C059KK00
, 5C059MA00
, 5C059MA23
, 5C059PP04
, 5C059PP05
, 5C059PP06
, 5C059PP07
, 5C059PP16
, 5C059SS05
, 5C059UA02
