特許

J-GLOBAL ID：200903019390713655

半導体記憶装置

発明者： 宮野 裕之 ,  角崎 学 ,  石井 京子 ,  小谷 博昭
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平4-266731
公開番号（公開出願番号）：特開平6-097387
出願日： 1992年09月09日
公開日（公表日）： 1994年04月08日
要約：

【要約】【目的】 ワード線シャント部等におけるコンタクトアスペクト比を低減し、コンタクトの非開口を防止して、ワード線シャント方式を採るダイナミック型RAM等の製品歩留まりを高める。【構成】 ワード線シャント方式を採りかつビット線形成層となるタングステンシリサイド層TSを備えるダイナミック型RAM等において、メインワード線W0等となる金属配線層M21とサブワード線S00等となるゲート層FG1との間の接続を上記タングステンシリサイド層TSを介して行う。

請求項（抜粋）：

金属配線層とゲート層との間に設けられるビット線形成層を備え、上記金属配線層と所定の素子形成層又はゲート層との間の接続が上記ビット線形成層を介して行われることを特徴とする半導体記憶装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/90