特許
J-GLOBAL ID：200903019392196364
保護回路内蔵IC
発明者：
出願人/特許権者：
代理人 (1件)：
梶山 佶是 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-037455
公開番号（公開出願番号）：特開平6-232358
出願日： 1993年02月02日
公開日（公表日）： 1994年08月19日
要約：
【要約】【目的】コンパクトな構造の保護回路を内蔵する保護回路内蔵ICを実現する。【構成】フィールド酸化膜110で仕切られたN型領域111,112,113をP型サブストレート115上に備え、電源端子11と出力端子12間の保護用のトランジスタTr1は領域112をドレインとしフィールド酸化膜110aをゲート絶縁膜とし領域111をソースとするフィールドトランジスタであり、接地端子13と出力端子12間の保護用のトランジスタTr2は領域112をドレインとしフィールド酸化膜110bをゲート絶縁膜とし領域113をソースとするフィールドトランジスタであり、接地端子13と出力端子12間の逆バイアスからの保護用のダイオードD1はサブストレート115をアノードとし領域112をカソードとする。これにより、領域112が、ダイオードと2つのトランジスタとで共用される。
請求項（抜粋）：
電源電圧を受けるための第1の外部端子と内部回路からの出力信号を出力するための第2の外部端子との間に接続され前記第1,第2の外部端子間の過大な印加電圧に対して前記第2の外部端子から前記第1の外部端子に向かう電流をバイパスすることにより前記内部回路を保護する第1のトランジスタと、接地等の基準電圧を受けるための第3の外部端子と前記第2の外部端子との間に接続され前記第2,第3の外部端子間の過大な印加電圧に対して前記第2の外部端子から前記第3の外部端子に向かう電流をバイパスすることにより前記内部回路を保護する第2のトランジスタと、前記第2の外部端子と前記第1の外部端子又は前記第3の外部端子との間に接続され前記第1の外部端子又は前記第3の外部端子から前記第2の外部端子に向かう電流をバイパスすることにより内部回路が逆バイアスされるのを防止するダイオードと、を有する保護回路を内蔵する保護回路内蔵ICにおいて、フィールド酸化膜で仕切られたN型(又はP型)の第1,第2,第3の領域をP型(又はN型)のサブストレート上に備え、前記第1のトランジスタは前記第2の領域をドレイン(又はソース)とし前記第1,第2の領域間の前記フィールド酸化膜をゲート絶縁膜とし前記第1の領域をソース(又はドレイン)とするトランジスタであり、前記第2のトランジスタは前記第2の領域をドレイン(又はソース)とし前記第2,第3の領域間の前記フィールド酸化膜をゲート絶縁膜とし前記第3の領域をソース(又はドレイン)とするトランジスタであり、前記ダイオードは前記サブストレートをアノード(又はカソード)とし前記第2の領域をカソード(又はアノード)とすることを特徴とする保護回路内蔵IC。
IPC (3件)：
H01L 27/088
, H01L 27/04
, H01L 29/784
H01L 27/08 102 F
, H01L 29/78 301 K
