特許

J-GLOBAL ID：200903019403256470

アナログバッファ回路及び液晶表示装置

発明者： 山本 彰
出願人/特許権者： 富士通株式会社
代理人 (1件)： 土井 健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-369333
公開番号（公開出願番号）：特開2000-194323
出願日： 1998年12月25日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】薄膜トランジスタの閾値電圧のばらつきを補正し、データバスの容量を高速に充電可能なアナログバッファ回路及び液晶表示装置を提供する。【解決手段】入力電圧をサンプルホールドし、出力するアナログバッファ回路において、入力電圧が供給される入力端子と、出力電圧が出力される出力端子と、ソースが第1の電源に接続された第1のトランジスタと、該第1のトランジスタのゲートに一端が接続された第1のコンデンサとを有し、サンプリング期間に、入力端子を第1のコンデンサの他端に接続し、第1のトランジスタのドレインを第1のコンデンサの一端に接続して、第1のコンデンサを入力電圧に応じて充電し、ホールド期間に、第1のコンデンサが充電電圧を保持し、出力期間に、出力端子を第1のコンデンサの一端に帰還しながら、第1のトランジスタを経由して出力端子を充電又は放電する。

請求項（抜粋）：

入力電圧をサンプルホールドし、出力するアナログバッファ回路において、前記入力電圧が供給される入力端子と、出力電圧が出力される出力端子と、ソースが第1の電源に接続された第1のトランジスタと、該第1のトランジスタのゲートに一端が接続された第1のコンデンサとを有し、サンプリング期間に、前記入力端子を前記第1のコンデンサの他端に接続し、前記第1のトランジスタのドレインを前記第1のコンデンサの一端に接続して、前記第1のコンデンサを前記入力電圧に応じて充電し、前記第1のコンデンサに前記入力電圧と前記第1のトランジスタの閾値電圧の差の電圧と前記第1の電源の電圧との差を記憶することを特徴とするアナログバッファ回路。

IPC (3件)：

G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 623

FI (3件)：

G09G 3/36 ,  G02F 1/133 550 ,  G09G 3/20 623 A

Fターム (32件)：

2H093NA16 ,  2H093NC13 ,  2H093NC23 ,  2H093NC34 ,  2H093ND33 ,  2H093ND43 ,  2H093NF04 ,  5C006AA01 ,  5C006AC27 ,  5C006AF54 ,  5C006BB16 ,  5C006BC03 ,  5C006BC13 ,  5C006BF03 ,  5C006BF11 ,  5C006BF25 ,  5C006BF32 ,  5C006BF37 ,  5C006FA14 ,  5C006FA20 ,  5C006FA47 ,  5C080AA10 ,  5C080BB05 ,  5C080DD07 ,  5C080DD08 ,  5C080DD26 ,  5C080EE17 ,  5C080FF11 ,  5C080GG08 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04