電力用半導体素子及び半導体層の形成方法

発明者：
出願人/特許権者：
代理人 (1件)：大胡典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-073282
公開番号（公開出願番号）：特開2000-269518
出願日： 1999年03月18日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】静電誘導型トランジスタの高いターンオフゲインと低いオン抵抗を両立させること、およびショットキーダイオードのリーク電流を抑え低いオン抵抗を実現すること。【解決手段】静電誘導型トランジスタのゲート領域4間にP型層とN型層が交互に配置された補助領域16を設ける。

請求項（抜粋）：

第1導電型高抵抗半導体層と、その第1の主面に所定距離離して形成された第2導電型低抵抗半導体層と、前記第1の主面の前記第2導電型低抵抗半導体層に挟まれた領域に形成された第1の第1導電型低抵抗半導体層と、前記第1導電型高抵抗半導体層の第2の主面に形成された第2の第1導電型低抵抗半導体層と、前記第2の第1導電型低抵抗半導体層上に形成された第1の主電極と、前記第1の第1導電型低抵抗半導体層上に形成された第2の主電極と、前記第2導電型低抵抗半導体層上に形成されたゲート電極とからなり、くり返し方向のキャリア積分量が概略5×1012cm-2以下の第1導電型半導体層と第2導電型半導体層が交互に隣接してなる補助領域が前記第1導電型高抵抗半導体層の少なくとも前記第2導電型低抵抗半導体層に挟まれた領域に形成され、前記補助領域の第2導電型半導体層は前記第2導電型低抵抗半導体層と接続されていることを特徴とする電力用半導体素子。

IPC (3件)：

H01L 29/80 , H01L 29/872 , H01L 29/78

FI (5件)：

H01L 29/80 V , H01L 29/48 F , H01L 29/78 652 C , H01L 29/78 653 A , H01L 29/78 654 C

Fターム (12件)：

4M104CC03 , 4M104FF32 , 4M104GG03 , 4M104GG18 , 5F102FA00 , 5F102FA02 , 5F102FB01 , 5F102GB04 , 5F102GC08 , 5F102GD04 , 5F102GD10 , 5F102HC01

引用特許：

審査官引用 (6件)

半導体装置
公報種別：公開公報出願番号：特願平4-337299 出願人：株式会社豊田自動織機製作所
炭化けい素半導体装置及びその製造方法
公報種別：公開公報出願番号：特願平9-100026 出願人：株式会社日立製作所
半導体装置
公報種別：公開公報出願番号：特願平9-135657 出願人：日産自動車株式会社

全件表示

前のページに戻る