特許

J-GLOBAL ID：200903019408520825

半導体装置

発明者： 高橋 良和
出願人/特許権者： 富士電機株式会社
代理人 (1件)： 山口 巖
公報種別：公開公報
出願番号（国際出願番号）：特願平7-030309
公開番号（公開出願番号）：特開平8-227996
出願日： 1995年02月20日
公開日（公表日）： 1996年09月03日
要約：

【要約】 (修正有)【目的】加圧力による特性変化がなく、かつ活性領域が広くとれるMOS構造のパワーデバイス。【構成】高濃度n形領域4とn形層2とに挟まれたp形領域3上に酸化膜の第1絶縁膜7を介してポリシリコンゲート電極5、6が形成され、このゲート電極5、6上に第2絶縁膜71が被覆され、第2絶縁膜71上に第1エミッタ電極22と、一部窓開けされた第2絶縁膜71上に第1ゲート集電電極8を形成し、第1ゲート集電電極8上に窓開けされたポリイミドの第3絶縁膜9上にAl-Siの第2ゲート集電電極10を形成する。また第1エミッタ電極22上に第3絶縁膜9を形成し、第2エミッタ電極23を形成する。第2エミッタ電極23を圧接するエミッタ端子11は第2ゲート集電電極10に接触しないように凹形12に加工される。

請求項（抜粋）：

第一主面に第一主電極と制御電極、第二主面に第二主電極をそれぞれ有するMOS構造の半導体チップを、両面が露出する一対の共通電極板の間に絶縁外筒を介装してなる平形パッケージの中に組み込み、該半導体チップの第一主電極とこれに対向するパッケージ側の共通電極板との間に加圧、導電、放熱体を兼ねたコンタクト端子体を介装した半導体装置において、制御電極が、第一の主面上に第一絶縁膜を介して形成される第一導電膜と、該第一導電膜上に一部が窓開けされた第二絶縁膜を介して形成される第二導電膜と、該第二導電膜上に一部が窓開けされた第三絶縁膜を介して形成される第三導電膜とを有し、第二絶縁膜を介して第一導電膜上にも形成される第一主電極を有することを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 ,  H01L 23/34

FI (3件)：

H01L 29/78 655 F ,  H01L 23/34 A ,  H01L 29/78 652 P

引用特許：

出願人引用 (3件)

• 特開平3-218643
  
• 特開平3-235368
  
• 特開平4-297071