特許
J-GLOBAL ID：200903019410568703
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (3件)：
森本 義弘
, 笹原 敏司
, 原田 洋平
公報種別：公開公報
出願番号（国際出願番号）：特願2007-062710
公開番号（公開出願番号）：特開2008-227114
出願日： 2007年03月13日
公開日（公表日）： 2008年09月25日
要約：
【課題】少ない逆方向洩れ電流と、高い阻止電圧を有し、電力効率の高い効率的な半導体装置であって、サージや過渡電流に対して高い耐久性を有する半導体装置を提供する。【解決手段】低濃度N型半導体層102にトレンチ部104で囲まれた複数の独立した領域を形成し、一つの独立した領域における低濃度N型半導体層102の上にP型半導体層105を形成してPN接合領域109を形成し、低濃度N型半導体層102とショットキー接合領域110を形成すると同時にP型半導体層105とオーミック接合を形成するショットキー金属106を設け、PN接合領域109とショットキー接合領域110とをトレンチ部104で分離することにより、逆方向洩れ電流によってPN接合領域109に生じる熱がショットキー接合領域110に伝播することを防止し、ショットキー接合領域110における熱暴走を防ぎ、その逆方向洩れ電流による破壊を抑えることができ、高サージ耐量の半導体装置を実現する。【選択図】図1
請求項（抜粋）：
半導体基板が基層上に複数の半導体層を形成してなり、第1の半導体層として前記基層の上に同じ導電型の低濃度半導体層を形成し、前記第1の半導体層にトレンチ部で囲まれた複数の独立した領域を形成し、前記トレンチ部に絶縁層を形成し、少なくとも一つの前記独立した領域における前記第1の半導体層上に異なる導電型の第2の半導体層を形成し、前記半導体基板の一方の主面に、前記第1の半導体層とショットキー接合を形成すると同時に前記第2の半導体層とオーミック接合を形成する第1の電極を設け、前記半導体基板の他方の主面に、前記基層と接合する第2の電極を設けたことを特徴とする半導体装置。
IPC (2件)：
FI (1件)：
Fターム (2件)：
引用特許：
前のページに戻る
