特許

J-GLOBAL ID：200903019422930947

非同期データのクロック乗換回路

発明者： 千葉 吉典 ,  黒津 基弥 ,  平山 誠一郎 ,  桜井 宏哉
出願人/特許権者： 富士通株式会社
代理人 (1件)： 松本 昂
公報種別：公開公報
出願番号（国際出願番号）：特願平6-047168
公開番号（公開出願番号）：特開平7-264175
出願日： 1994年03月17日
公開日（公表日）： 1995年10月13日
要約：

【要約】【目的】本発明は異なるパターンの非同期データのビット同期処理を回路を殆ど変更すること無しに同一回路で行うことができ、その処理時間短くすることができると共に回路の小規模化を図ることができる非同期データのクロック乗換回路を提供することを目的とする。【構成】非同期データDがサンプリング入力手段10′で一定間隔で遅延させ、この遅延した複数のサンプリングデータD0 〜DN がラッチ手段20′にラッチ信号の供給時にシステムクロックで保持され、この保持データD0 〜DN の2つの変化点が変化点検出手段30′で検出され、この後変化点出力手段40′により一方向から順に検出され、変化点間の概略中間の位相がセレクト信号作成手段50′により検出され、セレクト手段60′によって複数のサンプリングデータD0 〜DN から先の位相に対応するサンプリングデータが同期データとして選択されて出力されるように構成する。

請求項（抜粋）：

他装置から伝送されてきた非同期データ(D) を自装置のシステムクロックでトリガして同期させる非同期データのクロック乗換回路において、前記非同期データ(D) を一定間隔で遅延させ、この遅延した複数のサンプリングデータ(D0 〜 DN ) を出力するサンプリング入力手段(10 ′) と、ラッチ信号を定められたタイミングで出力するタイミング生成手段(70)と、該サンプリング入力手段(10 ′) 及び該タイミング生成手段(70)に作動的に接続され、該ラッチ信号が供給されている間に該複数のサンプリングデータ(D0 〜DN ) を前記システムクロックでトリガして保持するラッチ手段(20 ′) と、該ラッチ手段(20 ′) に作動的に接続され、該ラッチ手段(20 ′) に保持された複数のサンプリングデータ(D0 〜 DN ) の変化点を2箇所以上検出して出力する変化点検出手段(30 ′) と、該変化点検出手段(30 ′) に作動的に接続され、該変化点検出手段(30 ′) で検出された2つ以上の変化点を一方向から順に検出して連続する2つの変化点を出力する変化点出力手段(40 ′) と、該変化点出力手段(40 ′) に作動的に接続され、該変化点出力手段(40 ′) から出力される2つの変化点間の概略中間のサンプリングデータの位相を検出し、この検出された位相を示すセレクト信号を出力するセレクト信号作成手段(50 ′) と、該サンプリング入力手段(10 ′) 及び該セレクト信号作成手段(50 ′) に作動的に接続され、該複数のサンプリングデータ(D0 〜 DN ) の中から該セレクト信号が示す位相に対応するサンプリングデータを選択し、この選択されたサンプリングデータを同期データとして出力するセレクト手段(60 ′) とを具備したことを特徴とする非同期データのクロック乗換回路。

IPC (3件)：

H04L 7/00 ,  H04L 7/04 ,  H04L 25/08

引用特許：

審査官引用 (4件)

• 特開平3-255743
  
• 特開平3-117129
  
• 特開平4-079632
  
• 特開平4-347931