特許

J-GLOBAL ID：200903019432208450

半導体装置およびその製造方法

発明者： 山向 健太
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 井上 一 ,  布施 行夫 ,  大渕 美千栄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-281081
公開番号（公開出願番号）：特開2004-119698
出願日： 2002年09月26日
公開日（公表日）： 2004年04月15日
要約：

【課題】信頼性の高い配線層を有する半導体装置およびその製造方法を提供する。【解決手段】本発明の半導体装置100は、第1の導電層30と、第1の導電層30の上に形成された層間絶縁層24と、スルーホール72と、スルーホール72と連続する配線溝74と、スルーホール72および配線溝74の側面に形成された拡散防止層82と、バリア層84と、バリア層84を介してスルーホール72および配線溝74に形成された第2の導電層90とを含む。バリア層84は、スルーホール72の側面および配線溝74の側面にて拡散防止層82上に形成され、かつ、配線溝74の底面にて第3絶縁層50上に形成されている。【選択図】 図1

請求項（抜粋）：

第1の導電層と、 前記第1の導電層の上に、第1絶縁層、第2絶縁層、第3絶縁層、および第4絶縁層が順に積層されて形成された層間絶縁層と、 前記第1,第2および第3絶縁層を貫通するスルーホールと、 前記スルーホールと連続し、前記第4絶縁層に形成された配線溝と、 前記スルーホールおよび前記配線溝の側面に形成された拡散防止層と、 前記スルーホールの側面および前記配線溝の側面にて前記拡散防止層上に形成され、かつ、前記配線溝の底面にて前記第3絶縁層上に形成されたバリア層と、 前記バリア層を介して、前記スルーホールおよび前記配線溝に形成された第2の導電層と、 を含む、半導体装置。

IPC (1件)：

H01L21/768

FI (3件)：

H01L21/90 B ,  H01L21/90 A ,  H01L21/90 M

Fターム (63件)：

5F033HH08 ,  5F033HH09 ,  5F033HH11 ,  5F033HH12 ,  5F033HH14 ,  5F033HH18 ,  5F033HH21 ,  5F033HH32 ,  5F033HH33 ,  5F033JJ01 ,  5F033JJ08 ,  5F033JJ09 ,  5F033JJ11 ,  5F033JJ12 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ21 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK08 ,  5F033KK09 ,  5F033KK11 ,  5F033KK12 ,  5F033KK14 ,  5F033MM01 ,  5F033MM02 ,  5F033MM10 ,  5F033MM12 ,  5F033MM13 ,  5F033NN05 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP16 ,  5F033QQ04 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ12 ,  5F033QQ13 ,  5F033QQ14 ,  5F033QQ16 ,  5F033QQ25 ,  5F033QQ37 ,  5F033QQ92 ,  5F033QQ94 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR13 ,  5F033RR14 ,  5F033RR15 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033SS21 ,  5F033TT02 ,  5F033XX00 ,  5F033XX09 ,  5F033XX13 ,  5F033XX28