特許
J-GLOBAL ID：200903019493319378
電圧制御発振回路
発明者：
出願人/特許権者：
代理人 (1件)：
小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-031018
公開番号（公開出願番号）：特開2002-237722
出願日： 2001年02月07日
公開日（公表日）： 2002年08月23日
要約：
【要約】【課題】 発振起動時間の短縮化が図られた電圧制御発振回路を提供する。【解決手段】 電源投入時に、発振起動認識回路17から‘L’レベルの信号STを出力してPMOSトランジスタ18,トランスミッションゲート19をオン,オフしてバリキャップ14_1,14_2に電源電圧Vddを印加して発振起動時間を短縮し、発振起動後には、発振起動認識回路17から‘H’レベルの信号STを出力してPMOSトランジスタ18,トランスミッションゲート19をオフ,オンしてバリキャップ14_1,14_2に制御電圧Vcを印加して通常の発振周波数の信号を出力する。
請求項（抜粋）：
電圧可変容量が組み込まれた電圧制御発振回路において、電源投入時に、前記電圧可変容量に通常発振時における制御電圧よりも発振余裕度が高まる開始電圧を与える開始電圧付与手段と、発振起動後に、前記電圧可変容量に、前記開始電圧に代えて前記制御電圧を与える制御電圧付与手段とを備えたことを特徴とする電圧制御発振回路。
Fターム (11件)：
5J079AA04
, 5J079BA22
, 5J079EA02
, 5J079FA13
, 5J079FA14
, 5J079FA21
, 5J079FB03
, 5J079FB11
, 5J079FB48
, 5J079GA04
, 5J079GA09
