特許
J-GLOBAL ID：200903019515453138

炭化珪素半導体装置およびその製造方法

発明者：
鈴木 巨裕

鈴木 巨裕 について

, 
山本 剛

山本 剛 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (3件)： 伊藤 洋二 ,  三浦 高広 ,  水野 史博
公報種別：公開公報
出願番号（国際出願番号）：特願2007-072626
公開番号（公開出願番号）：特開2008-235546
出願日： 2007年03月20日
公開日（公表日）： 2008年10月02日
要約：
【課題】トレンチゲート型のSiC半導体装置において、ゲート絶縁膜の破壊を防止する。【解決手段】トレンチ5の底面および両角部を囲むようにディープp型層4を形成する。このように、ディープp型層4を形成し、トレンチ5の両角部5aがディープp型層4の内部に配置されるようにすれば、電界集中が生じず、電界強度が1MV/cm以下に抑えられる。このため、ドレインに例えば1200Vという高電圧が印加されても、トレンチ5の角部5aにおいてゲート酸化膜8が破壊されることを防止できる。これにより、従来は600V程度しかかけられなかったドレイン耐圧を1200Vまで高めることが可能となる。【選択図】図1
請求項（抜粋）：
炭化珪素からなる第1導電型の基板(1)と、 前記基板(1)の上に形成され、前記基板(1)よりも低不純物濃度とされた第1導電型の炭化珪素からなるドリフト層(2)と、 前記ドリフト領域(2)の表面から形成されたトレンチ(5)と、 前記トレンチ(5)の側面に接するように、前記ドリフト層(2)内において前記トレンチ(5)を挟んだ両側に形成された第2導電型の炭化珪素からなるベース領域(3)と、 前記ベース領域(3)内において前記トレンチ(5)の側面と接し、かつ、前記トレンチ(5)を挟んだ両側に形成された、前記ドリフト層(2)よりも高濃度の第1導電型の炭化珪素にて構成されたソース領域(6)と、 前記トレンチ(5)の表面上に形成されたゲート絶縁膜(8)と、 前記トレンチ(5)内において、前記ゲート絶縁膜(8)の上に形成されたゲート電極(9)と、 前記ソース領域(6)に電気的に接続された第1電極(12)と、 前記基板(1)の裏面側に形成された第2電極(13)とを備え、 前記ゲート電極(9)への印加電圧を制御することで前記トレンチ(5)の側面に位置する前記ベース領域(3)の表面部にチャネル領域を形成し、前記ソース領域(6)および前記ドリフト層(2)を介して、前記第1電極(12)および前記第2電極(13)の間に電流を流す反転型のMOSFETを備えた炭化珪素半導体装置であって、 前記トレンチ(5)は、前記ドリフト層(2)の表面側となる入口の幅(W3)よりも底部の幅(W2)の方が小さくなるテーパ形状とされ、 前記ドリフト層(2)のうち前記トレンチ(5)の底部よりも下方には、前記トレンチ(5)における底部の幅(W2)よりも広い幅(W1)を有し、かつ、前記トレンチ(5)の両角部(5a)を囲みつつ、前記ベース領域(3)から離間するように配置された第2導電型のディープ層(4)が形成されていることを特徴とする炭化珪素半導体装置。
IPC (3件)：
H01L 29/12 ,  H01L 29/78 ,  H01L 21/336
FI (10件)：
H01L29/78 652T ,  H01L29/78 653A ,  H01L29/78 652K ,  H01L29/78 652J ,  H01L29/78 658E ,  H01L29/78 658A ,  H01L29/78 658G ,  H01L29/78 658F ,  H01L29/78 652D ,  H01L29/78 652E
引用特許：
出願人引用 (1件)
  • 絶縁ゲート半導体装置
    公報種別：公開公報   出願番号：特願平8-331321   出願人：関西電力株式会社, 株式会社日立製作所
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM