特許
J-GLOBAL ID:200903019533241210

レベル変換回路

発明者:
出願人/特許権者:
代理人 (1件): 柿本 恭成
公報種別:公開公報
出願番号(国際出願番号):特願平5-305020
公開番号(公開出願番号):特開平7-162286
出願日: 1993年12月06日
公開日(公表日): 1995年06月23日
要約:
【要約】【目的】 レベル変換回路の構成素子数を減じたうえ、安定した出力論理信号を得る。【構成】 入力端子Inから入力論理信号の“L”レベルが入力されるとPMOS31がオン状態となる。このとき、ノードN4の電位レベルは、ほぼ接地電位VSSとなり、この電位が出力端子Outから出力論理信号の“H”として出力される。入力論理信号の“H”レベルが入力されるとPMOS31がオフ状態となり、電流は、PN接合型ダイオード32と抵抗33を介して電源電位VEEに流れれる。ノードN4の電位は、PN接合型ダイオード32のPN接合部で生じた電圧降下分だけ接地電位VSSから下回る。このときのノードN4の電位が、出力論理信号の“L”として出力端子Outから出力される。
請求項(抜粋):
半導体基板中に形成され、電源により駆動されて入力論理信号のレベルを所望のレベルの出力論理信号に変換するレベル変換回路において、ゲート電極に入力された前記入力論理信号の電圧に基づきオン、オフ動作し、第1の電流路を開閉する入力用電界効果トランジスタと、電源に対して直列に接続されかつ前記第1の電流路に並列接続された第2の電流路中に設けられ、前記第1の電流路の開閉に基づき前記出力論理信号に対する論理振幅を設定する論理振幅設定素子とを、備えたことを特徴とするレベル変換回路。

前のページに戻る