半導体集積回路装置及びその製造方法

発明者：
出願人/特許権者：
代理人 (1件)：秋田収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平8-231903
公開番号（公開出願番号）：特開平9-107084
出願日： 1988年02月26日
公開日（公表日）： 1997年04月22日
要約：

【要約】【課題】半導体集積回路装置の高速化と高耐圧とを両立させる。【解決手段】情報蓄積用容量素子と接続した電界効果トランジスタを有するダイナミック型記憶素子と、周辺回路を構成する電界効果トランジスタとを一つの半導体基体に備えた半導体集積回路装置にて、前記ダイナミック型記憶素子の電界効果トランジスタのゲート絶縁膜の膜厚と、前記周辺回路を構成する電界効果トランジスタのゲート絶縁膜の膜厚とを異なるものとする。

請求項（抜粋）：

情報蓄積用容量素子及びメモリセル選択用MISFETを有するダイナミック型記憶素子と、その周辺回路を構成する複数のMISFETとを一つの半導体基体に備えた半導体集積回路装置であって、前記周辺回路を構成するMISFETは、前記選択用MISFETのゲート絶縁膜の膜厚に対して膜厚の異なるゲート絶縁膜を有するMISFETを含むことを特徴とする半導体集積回路装置。

IPC (8件)：

H01L 27/108 , H01L 21/8242 , H01L 21/8238 , H01L 27/092 , H01L 27/115 , H01L 21/8247 , H01L 29/788 , H01L 29/792

FI (4件)：

H01L 27/10 681 F , H01L 27/08 321 D , H01L 27/10 434 , H01L 29/78 371

引用特許：

審査官引用 (10件)

特開昭55-083251
特開昭57-172761
特開昭52-129383

全件表示

前のページに戻る