特許
J-GLOBAL ID：200903019568405674
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平7-155939
公開番号（公開出願番号）：特開平9-008021
出願日： 1995年06月22日
公開日（公表日）： 1997年01月10日
要約：
【要約】【目的】 素子分離膜を有する基板上面におけるエッチング加工性を向上することができる半導体装置の製造方法を提供する。【構成】 基板11上に形成した酸化防止パターン14をマスクに用いて基板11の酸化処理を行い、基板11の表面部分に酸化膜からなる素子分離膜15を成膜する。酸化防止パターン14をマスクに用いて素子分離膜15をスパッタエッチングし、素子分離膜15の傾斜部15aの傾きをなだらかにする。酸化防止パターン14を除去し、素子分離膜15上を含む基板11上にパターン形成層19を成膜する。パターン形成層19をエッチング加工することによって、基板11上にパターン形成層19からなるパターン21を形成する。傾斜部15aの傾きがなだらかになった素子分離膜15を有する基板11上に垂直方向の膜厚がより均一化されたパターン形成層19が成膜され、パターン形成層19のエッチング加工性が確保される。
請求項（抜粋）：
基板上に形成した酸化防止パターンをマスクに用いて当該基板の酸化処理を行い、当該基板表面に酸化膜からなる素子分離膜を成膜する第1工程と、前記酸化防止パターンをマスクに用いて前記素子分離膜の表面層をエッチングする第2工程と前記酸化防止パターンを除去した後、前記素子分離膜上を含む前記基板上にパターン形成層を成膜する第3工程と、前記パターン形成層をエッチングすることによって、前記基板上に当該パターン形成層からなるパターンを形成する第4工程と、を備えたことを特徴とする半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L 21/94 A
, H01L 21/76 M
