特許

J-GLOBAL ID：200903019587436505

半導体基板の周辺ダレの測定方法

発明者： 木村 誠宏 ,  大王 宏 ,  薬師寺 健次 ,  斉藤 康夫
出願人/特許権者： 昭和電工株式会社
代理人 (1件)： 矢口 平
公報種別：公開公報
出願番号（国際出願番号）：特願平11-025532
公開番号（公開出願番号）：特開2000-146569
出願日： 1999年02月02日
公開日（公表日）： 2000年05月26日
要約：

【要約】【課題】 基板の周辺部分のダレなどの表面形状を正確に、かつ再現性良く測定する方法を提供する。【解決手段】 オプティカルフラット上にブロックゲージをオプティカルフラットに垂直に配置し、このブロックゲージ端面に基板の端面を接触させて置き、ブロックゲージ表面から基板表面にわたり、スタイラスで走査して、ダレの開始位置とダレの量を測定する。

請求項（抜粋）：

オプティカルフラット上にブロックゲージの一面を垂直に置き、該オプティカルフラット上に半導体基板の一端面を該垂直面に接して載せ、ブロックゲージの垂直面から半導体基板表面にわたって、表面あらさ測定器のスタイラスで走査する事を特徴とする半導体基板の周辺ダレの測定方法。

IPC (3件)：

G01B 21/30 101 ,  G01B 5/28 101 ,  H01L 21/66

FI (3件)：

G01B 21/30 101 F ,  G01B 5/28 101 A ,  H01L 21/66 P

Fターム (32件)：

2F062AA55 ,  2F062BB08 ,  2F062BC28 ,  2F062CC30 ,  2F062EE01 ,  2F062EE62 ,  2F062FF03 ,  2F062FF25 ,  2F062GG41 ,  2F062HH05 ,  2F062HH14 ,  2F062MM07 ,  2F062MM08 ,  2F069AA54 ,  2F069BB15 ,  2F069DD30 ,  2F069GG01 ,  2F069GG11 ,  2F069GG62 ,  2F069HH04 ,  2F069JJ06 ,  2F069JJ25 ,  2F069LL03 ,  2F069LL04 ,  2F069MM02 ,  4M106AA01 ,  4M106BA11 ,  4M106CA24 ,  4M106DH03 ,  4M106DH11 ,  4M106DH60 ,  4M106DJ01