特許
J-GLOBAL ID：200903019596001368
出力回路およびその回路配置方法
発明者：
出願人/特許権者：
,
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-009099
公開番号（公開出願番号）：特開平6-224729
出願日： 1993年01月22日
公開日（公表日）： 1994年08月12日
要約：
【要約】【目的】 論理回路を多チャンネル分有する出力回路であって、前記多チャンネル部分の各チャンネルの電気的特性が均一化された出力回路およびその回路配置方法を提供すること。【構成】 本発明にかかる複数の論理素子を含む独立した同一の論理回路を複数有する多チャンネル出力回路において、同じ論理回路に属する前記複数の論理素子のうちの所定数の論理素子の一群とそれが属する論理回路以外の論理回路に属する前記複数の論理素子のうちの所定数の論理素子の一群とが半導体基板上で隣接して交互配置されていることを特徴とする。
請求項（抜粋）：
MISFETにより構成されている複数の論理素子を含む独立した同一の論理回路を複数有する出力回路において、同じ論理回路に属する前記複数の論理素子のうちの所定数の論理素子の一群とそれが属する論理回路以外の論理回路に属する前記複数の論理素子のうちの所定数の論理素子の一群とが半導体基板上で隣接して交互配置されていることを特徴とする出力回路。
IPC (4件)：
H03K 19/0175
, H03K 19/003
, H03K 19/0948
, H03M 1/74
H03K 19/00 101 F
, H03K 19/094 B
