特許
J-GLOBAL ID：200903019616465641
冗長回路システム
発明者：
,
出願人/特許権者：
代理人 (1件)：
上條 光宏 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-280388
公開番号（公開出願番号）：特開平5-094381
出願日： 1991年10月02日
公開日（公表日）： 1993年04月16日
要約：
【要約】【目的】 中央処理装置、入出力装置、メモリ装置等からなるデータ処理システムにおいて、メモリ等の主要な電子部品類の冗長化をすることにより、当該主要な電子部品類の一部に故障が生じてもシステム全体のストップを確実に防止できる冗長回路システムを提供すること。【構成】 中央処理装置(2)、入出力装置(3)、複数個のメモリ手段(11,12,13)を備えたメモリ装置(10)、および、多数決回路(5)を含んでなる冗長回路システムであって、前記メモリ装置に備えられた複数個のメモリ手段は個別に交換可能であり、前記多数決回路は前記複数個のメモリ手段の個別の動作状態に応答して、交換すべきものを指示できるように構成されているもの。
請求項（抜粋）：
中央処理装置、入出力装置、複数個のメモリ手段を備えたメモリ装置、および、多数決装置を含んでなる冗長回路システムであって:前記メモリ装置に備えられた複数個のメモリ手段は個別に交換可能にされており、前記多数決装置は前記複数個のメモリ手段の個別の動作状態に応答して交換すべきメモリ手段の指示可能にされている;ことを特徴とする冗長回路システム。
IPC (3件)：
G06F 12/16 310
, G06F 11/16 310
, G06F 11/18 310
