特許

J-GLOBAL ID：200903019628916681

半導体装置

発明者： ピエール ヘルマヌス ウルレー ,  コルネリス マリア ハルト
出願人/特許権者： フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
代理人 (1件)： 杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-012397
公開番号（公開出願番号）：特開平7-226490
出願日： 1995年01月30日
公開日（公表日）： 1995年08月22日
要約：

【要約】【目的】 メモリの集積密度が一層増大した半導体装置を提供する。【構成】 本発明は、行及び列に配置したメモリマトリックスが形成されている半導体本体を有する半導体メモリに関するものである。互いに隣接し平行な選択線(4) の系を形成し、各選択線(4) を選択トランジスタ(19)の一端に結合し、この選択トランジスタにより選択線と周辺の電子装置との間を接続する。これら選択トランジスタは例えば選択線自身に形成した薄膜トランジスタとする。この結果、選択線及びメモリマトリックスのメモリ素子を最小のピッチで形成することができる。

請求項（抜粋）：

行及び列状に配置されたメモリ素子と、これらメモリ素子をアドレスする行導体又は列導体を構成すると共に、前記行導体又は列導体と周辺の電子素子との間の接続を行なう選択トランジスタにそれぞれ接続されている互いに平行な選択線とが形成されている半導体本体を有する半導体装置において、前記選択トランジスタを、前記半導体本体をおおう絶縁層上に形成した半導体層を有する薄膜電界効果トランジスタで構成したことを特徴とする半導体装置。

IPC (6件)：

H01L 27/10 481 ,  H01L 27/115 ,  H01L 29/786 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3件)：

H01L 27/10 434 ,  H01L 29/78 311 C ,  H01L 29/78 371