特許
J-GLOBAL ID：200903019654258714
受信ATMセル処理制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
高野 明近 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-152050
公開番号（公開出願番号）：特開平10-341238
出願日： 1997年06月10日
公開日（公表日）： 1998年12月22日
要約：
【要約】【課題】 受信したATMセルをヘッダ中のVPI/VCIデータにもとづいて受信バッファに格納する処理を行うためのアドレスポインタの検索手段としてより回路規模を小さく、また、検索速度を向上させる手段を用いてなる受信ATMセル処理装置を提供する。【解決手段】 複数のエントリを含むバンクI〜Nに分かれた、VCテーブル6を備え、セレクタ5により選択されたバンク内のすべてのVPI/VCIフィールド62のデータを同時に出力し、ATMセルヘッダから取り出されて格納されていたVPI/VCIのデータとVPI/VCI比較回路2で比較され、一致するエントリ番号を検出する。このエントリ番号でATMセルのペイロードを格納するバッファ(図示せず)のポインタデータをVCテーブル6のエントリ中のポインタフィールド61からポインタ読み出し回路3により読み出す。
請求項（抜粋）：
少なくともVPI/VCIフィールド及びポインタフィールドをそれぞれもつエントリにより構成されるVCテーブルと、前記VCテーブルのエントリに格納されたデータを選択し出力するセレクタと、受信ATMセルヘッダから読み出されたVPI/VCIデータを保持するVPI/VCIレジスタと、前記セレクタと前記VPI/VCIレジスタの出力データを比較するVPI/VCI比較回路と、前記VCテーブルのエントリ中のポインタフィールドに格納されたデータを読み出すポインタ読み出し回路と、前記VCテーブルの検索を制御するVCテーブル検索制御回路とを備える受信ATMセル処理制御装置であって、前記セレクタは、前記VCテーブルのエントリ中のVPI/VCIフィールドに格納されたデータのみを前記VPI/VCI比較回路に出力し、前記VCテーブル検索制御回路は、前記VPI/VCI比較回路による比較結果から一致するデータを格納している前記VCテーブル中のエントリを指定するデータを前記ポインタ読み出し回路に送り、前記ポインタ読み出し回路は、前記VCテーブル検索制御回路からの指定データにより前記VCテーブルのエントリ中のポインタフィールドに格納されたポインタデータを読み出すようにしてなる受信ATMセル処理制御装置。
IPC (2件)：
FI (2件)：
前のページに戻る
