特許

J-GLOBAL ID：200903019663314619

遅延回路およびパルス発生回路

発明者： 渡辺 賢哉
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 前田 実
公報種別：公開公報
出願番号（国際出願番号）：特願平8-018799
公開番号（公開出願番号）：特開平9-214305
出願日： 1996年02月05日
公開日（公表日）： 1997年08月15日
要約：

【要約】【課題】 誤動作することなく立ち上がり入力遅延動作を行い、かつ設計自由度を向上させることができる。【解決手段】 縦続接続されたC-MOSインバータ1〜4と、入力信号がhighレベルのときにONするリセットP-MOS5および6を縦続接続点bおよびcに対してそれぞれ設け、入力信号の立ち上がりに対しては、C-MOSインバータ1〜4によって通常の遅延動作を行い、立ち下がり入力に対しては、リセットP-MOS6によって縦続接続点cをhighレベルにプルアップし、またリセットP-MOS5によって縦続接続点bをlowレベルにプルダウンして速やかにリセットすることにより出力信号を立ち下がり入力に同期して変化させる。

請求項（抜粋）：

縦続接続されたN段のCMOSインバータと、第iないしN段目のCMOSインバータのうち(i≦N)、奇数段目のCMOSインバータの入力端子を入力信号の立ち下がりに同期してプルアップし、偶数段目のCMOSインバータの入力端子を入力信号の立ち下がりに同期してプルダウンするリセット手段とを有することを特徴とする遅延回路。

IPC (3件)：

H03K 5/13 ,  H03K 5/00 ,  H03K 5/1532

FI (3件)：

H03K 5/13 ,  H03K 5/00 H ,  H03K 5/00 E