特許
J-GLOBAL ID：200903019709264859
オフセツトゲート構造トランジスタおよびその製造方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-206769
公開番号（公開出願番号）：特開平5-003206
出願日： 1991年08月19日
公開日（公表日）： 1993年01月08日
要約：
【要約】【目的】 この発明は高駆動能力のオフセットゲート構造トランジスタとその製造方法を提供しようとするものである。【構成】 基板(10)上には、ゲート絶縁膜(12)を介してゲート電極(14)が形成されている。基板(10)上には、ゲート電極(14)の側面に接する側壁状絶縁膜(16)が形成されている。基板(10)内には、ソース/ドレイン拡散層(18)が形成されている。このソース/ドレイン拡散層(18)のPN接合の端部は、側壁状絶縁膜(16)と基板(10)との界面に接しており、側壁状絶縁膜(16)の下の基板(10)内には、基板(10)と同じ導電型のオフセット領域(100 )が形成されている。そして、この発明では、側壁状絶縁膜(16)を、ゲート絶縁膜(12)よりも高い誘電率を持つ絶縁物で構成して、オフセット領域(100 )に強い電界がかかるようにしている。このようなものであると、オフセット領域(100)が充分に反転するようになるので、トランジスタの駆動能力を改善できる。
請求項（抜粋）：
第1導電型の半導体基板と、前記基板内に形成された少なくとも2つの第2導電型の半導体電極領域と、前記半導体電極領域相互間の前記基板上に絶縁手段を介し、少なくとも一方の側面を前記相互間上に配置してオフセット領域を構成するように形成されたゲート電極と、を具備し、前記ゲート電極が前記オフセット領域における基板に及ぼす第1の電界が、前記ゲート電極が該ゲート電極下における基板に及ぼす第2の電界と、同等または強くなるように構成されたことを特徴とするオフセットゲート構造トランジスタ。
IPC (2件)：
H01L 21/336
, H01L 29/784
