電界効果型トランジスタおよびその製造方法、ならびにバイポーラトランジスタおよびその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：岩橋文雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-265621
公開番号（公開出願番号）：特開2001-093913
出願日： 1999年09月20日
公開日（公表日）： 2001年04月06日
要約：

【要約】【課題】自己整合型ゲート電極を有するFET又は自己整合型エミッタ電極を有するHBTにおいて電極と半導体層とのコンタクト面積の減少に起因するコンタクト抵抗の増大を防止することを目的とする。【解決手段】基板31上に第1の半導体層33および第2の半導体層34を順次形成し、第2の半導体層34上に開口部を有するレジスト36を形成し、レジスト36をマスクとして第2の半導体層34をエッチングすることにより第2の半導体層34に開口を形成し、第1の半導体層33を選択的にエッチングすることにより第2の半導体層34の開口よりも大きな開口を形成し、第2の半導体層34をマスクとして基板31上に金属層40を堆積することによりゲート電極40aを形成すると同時に第2の半導体層34上に堆積した金属層40をオーミック電極とする。

請求項（抜粋）：

基板と、前記基板上の少なくとも2つの領域にそれぞれ形成された第1の半導体層と、前記第1の半導体層上に同第1の半導体層に対してオーバーハングするようにそれぞれ形成された第2の半導体層と、前記第2の半導体層上にそれぞれ形成されたオーミック電極と、前記基板上であって2つの前記オーミック電極間に形成されたゲート電極とを有することを特徴とする電界効果型トランジスタ。

IPC (5件)：

H01L 21/338 , H01L 29/812 , H01L 29/205 , H01L 21/331 , H01L 29/73

FI (3件)：

H01L 29/80 B , H01L 29/205 , H01L 29/72

Fターム (24件)：

5F003BA92 , 5F003BE05 , 5F003BF06 , 5F003BH08 , 5F003BH99 , 5F003BM02 , 5F003BP21 , 5F003BP31 , 5F003BP93 , 5F003BP96 , 5F102FA03 , 5F102GB01 , 5F102GC01 , 5F102GD01 , 5F102GJ05 , 5F102GL04 , 5F102GM06 , 5F102GN08 , 5F102GR10 , 5F102GV07 , 5F102GV08 , 5F102HA14 , 5F102HC04 , 5F102HC15

前のページに戻る