特許
J-GLOBAL ID：200903019793821822
配線基板及び配線基板におけるマーキング方法
発明者：
出願人/特許権者：
代理人 (1件)：
柏木 明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-220847
公開番号（公開出願番号）：特開平10-065291
出願日： 1996年08月22日
公開日（公表日）： 1998年03月06日
要約：
【要約】【課題】 導電パターン上に形成されたマークの酸化を防止するとともに、マークを正確かつ容易に読み取ることができるようにする。【解決手段】 回路素子を接続するための導電パターン2が表面に形成された基板本体1と、導電パターン2上に成膜されたレジスト層3と、このレジスト層3の一部を剥離して導電パターン2上に形成されたマーク5を覆う半田ペースト6とを具備する。したがって、マーク5が半田ペースト6により外気から遮断されるため、マーク5の酸化を防止することができる。また、マーク5上の半田ペースト6は表面粗さが周囲より粗いため、外光を受けた場合にマーク5の部分では反射光が散乱する状態が得られる。したがって、この反射光の散乱状態によりマーク5を正確かつ容易に認識することが可能となる。
請求項（抜粋）：
回路素子を接続するための導電パターンが表面に形成された基板本体と、前記導電パターン上に成膜されたレジスト層と、このレジスト層の一部を剥離して前記導電パターン上に形成されたマークを覆う半田ペーストとを具備する配線基板。
IPC (2件)：
FI (2件)：
H05K 1/02 R
, H05K 3/00 P
