特許
J-GLOBAL ID:200903019850890941
マクロセルのテスト回路及びそのテスト方法
発明者:
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-334613
公開番号(公開出願番号):特開2001-153930
出願日: 1999年11月25日
公開日(公表日): 2001年06月08日
要約:
【要約】【課題】マクロセル自身に余分な端子や機能を付加することなくクロック信号と入出力データ信号や他の制御信号との正確なタイミング関係をテスト可能とすることにより、内部との接続における動作タイミングの保証可能とする。【解決手段】共通バス回路2の一端に接続されテスト用入力クロック信号CKIの入力端子T31と、テスト動作時に共通バス回路2の他端から返送される出力クロック信号CKOの出力端子T32とを有するテスト入出力回路3Aを備える。
請求項(抜粋):
測定対象のA/Dコンバータ又はD/Aコンバータであるアナログマクロセルと、論理回路ブロックから成る内部回路とを組み合わせて構成された大規模半導体集積回路の前記マクロセルのテスト用の入出力信号を伝送するテスト信号伝送手段を経由して前記マクロセルのタイミング特性をテストするマクロセルのテスト回路において、前記テスト信号伝送手段の一端に接続されテスト用クロック信号の入力端子と、テスト動作時に前記テスト信号伝送手段の他端から返送される前記テスト用クロック信号の出力端子とを有するテスト入出力回路を備えることを特徴とするマクロセルのテスト回路。
IPC (4件):
G01R 31/316
, G01R 31/3185
, G01R 31/28
, G06F 11/22 310
FI (3件):
G06F 11/22 310 H
, G01R 31/28 C
, G01R 31/28 W
Fターム (14件):
2G032AA09
, 2G032AB06
, 2G032AD06
, 2G032AE07
, 2G032AE08
, 2G032AG07
, 2G032AK14
, 2G032AK15
, 2G032AL05
, 2G032AL12
, 5B048AA20
, 5B048DD10
, 5B048EE02
, 5B048FF01
前のページに戻る