特許

J-GLOBAL ID：200903019856724466

マルチプロセッサシステム

発明者： 轟 晃成
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 上柳 雅誉 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-383806
公開番号（公開出願番号）：特開2002-182975
出願日： 2000年12月18日
公開日（公表日）： 2002年06月28日
要約：

【要約】【課題】 メモリアクセスの優先度を適切に設定する。【解決手段】 プロセッサユニット1-1〜1-4それぞれからメモリ2-1〜2-5それぞれへのアクセスの優先度が、メモリ毎に異なるように制御するか、動作モード毎に異なるように制御する。【効果】 メモリアクセスの優先度を適切に設定できるので、プロセッサ間のメモリアクセスの衝突を軽減できる。

請求項（抜粋）：

複数のプロセッサと、これらプロセッサからそれぞれアクセスされる複数のメモリとを含むマルチプロセッサシステムであって、前記プロセッサそれぞれから前記メモリそれぞれへのアクセスの優先度が、該メモリ毎に異なるように制御する制御手段を含むことを特徴とするマルチプロセッサシステム。

IPC (3件)：

G06F 12/00 571 ,  G06F 12/06 550 ,  G06F 15/167

FI (3件)：

G06F 12/00 571 B ,  G06F 12/06 550 A ,  G06F 15/167 F

Fターム (5件)：

5B045BB38 ,  5B045EE03 ,  5B045EE13 ,  5B060CD11 ,  5B060CD12