特許

J-GLOBAL ID：200903019870581384

組込み自己試験用回路および自己試験を実行する方法

発明者： ニコラス・ジェイ・エム・スペンス ,  グレン・ディー・キャビー
出願人/特許権者： モトローラ・インコーポレイテッド
代理人 (1件)： 本城 雅則 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-324604
公開番号（公開出願番号）：特開平5-241882
出願日： 1992年11月11日
公開日（公表日）： 1993年09月21日
要約：

【要約】【目的】組込み自己試験(BIST)のための組合わせ型データ生成器およびデータ分析器が提供される。【構成】 組込み自己試験回路は、集積回路内で被試験回路の動作を確認する。BISTは線形帰還シフト・レジスタ(LFSR)により一連の試験ベクトルを生成し、この試験ベクトルを被試験回路に送る。試験ベクトルに応答して被試験回路から出力された信号は送り返されて、所定の方法でLFSR内に蓄積して、試験シグネチャとなる。このようにして、試験ベクトルを生成するLFSR内の同一の部品が試験シグネチャの蓄積をも行う。蓄積した試験シグネチャは次の試験ベクトルとして用いることもできる。

請求項（抜粋）：

試験ベクトルを生成して、この試験ベクトルに応答して被試験回路から出力される信号を蓄積することにより、被試験回路の動作を試験する組込み自己試験(BIST)回路であって:第1入力と出力とを有する線形帰還シフト・レジスタ(LFSR)(22)であって、前記第1入力は被試験回路から出力される信号を受け取るために結合され、前記出力が被試験回路に対して試験ベクトルを供給する線形帰還シフト・レジスタ(22);によって構成されることを特徴とするBIST回路。